第二章 逻辑门电路 内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路

Presentation on theme: "第二章 逻辑门电路 内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路"— Presentation transcript:

1 第二章 逻辑门电路 内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路
第二章 逻辑门电路 内容概述 第一节 标准TTL与非门 第二节 其它类型TTL门电路 第三节 ECL逻辑门电路 第四节 I2 L逻辑门电路 第五节 NMOS逻辑门电路 第六节 CMOS逻辑门电路 第七节 逻辑门的接口电路 小结

2 集成逻辑门的外部特性、参数及其接口电路。
PMOS NMOS CMOS TTL、ECL I2L、HTL 内容概述 集 成 逻 辑 门 双极型集成逻辑门 按器件类型分 MOS集成逻辑门 SSI：＜100个等效门 MSI：＜103个等效门 按集成度分 LSI ：＜104个等效门 VLSI：＞104个以上等效门 本章内容： 集成逻辑门的基本结构、工作原理； 集成逻辑门的外部特性、参数及其接口电路。

3 第一节 标准TTL与非门 TTL与非门电路组成 TTL与非门工作原理 TTL与非门工作速度 TTL与非门外特性及主要参数

4 TTL与非门电路组成 输入级由多发射极晶体管T1、二极管D1、D2和电阻R1组成。实现输入变量A、B的与运算。
中间级由T2、R2和R3组成。T2的集电极C2和发射极E2分别提供两个相位相反的电压信号。 输出级由D3、T4、T5和电阻R4组成。T4与T5组成推拉式输出结构，具有较强的负载能力。

5 TTL与非门工作原理  输入端至少有一个（设A端）接低电平：
T1管:A端发射结导通，UB1 = UA + UBE1 = 1V，其它发射结反偏截止。 1V 5V 0.3V 3.6V 3.6V 因为UB1 =1V, 所以 T2、T5截止, UC2≈Ucc=5V。 T4：工作在放大状态 电路输出高电平：  （ ）V = 3.6V

6 TTL与非门工作原理  输入端全接高电平： T1:UB1= UBC1+UBE2+UBE5 = 0.7V×3 = 2.1V
T1：发射结反偏，集电极正偏，工作在倒置放大状态且T2 、T5导通。 2.1V 3.6V 3.6V T2：工作在饱和状态 0.3V T4：UC2 = UCES2 + UBE5 ≈1V，T4截止。 T5：处于深饱和状态 电路输出低电平：UOL = 0.3V

7 TTL与非门工作原理 T1：倒置放大状态 T2：饱和状态 T4：截止状态 T5：深度饱和状态  输入端全接高电平，输出为低电平。
 输入端至少有一个接低电平时，输出为高电平。 由此可见，电路的输出与输入之间满足与非逻辑关系：

8 TTL与非门工作速度 存在的问题：一是与非门内部晶体管工作在饱和状态对电路开关速度产生影响，二是与非门输出端接容性负载时对工作速度产生影响。
采取的措施： 1. 采用多发射极晶体管T1，加速T2管脱离饱和状态。 2. T4和T5同时导通，加速T5管脱离饱和状态。 3. 降低与非门的输出电阻，减小对负载电容的充电时间。

9 TTL与非门的外特性及主要参数 外特性：指的是电路在外部表现出来的各种特性。掌握器件的外特性及其主要参数是用户正确使用、维护和设计电路的重要依据。 介绍手册中常见的特性曲线及其主要参数。

10 转折区：当UI≥1.3V时，输入电压略微升高，输出电压急剧下降，因为T2、T4、T5均处于放大状态。
TTL与非门的外特性及主要参数 线性区：当0.6V≤UI≤1.3V，0.7V≤U b2＜1.4V时，T2导通，T5仍截止，UC2随Ub2升高而下降，经T4射随器使UO下降。 截止区：当UI≤0.6V，Ub1≤1.3V时，T2、T5截止，输出高电平UOH = 3.6V。 （一）电压传输特性 饱和区：UI继续升高，T1进入倒置工作状态Ub1=2.1V，此时T2、T5饱和，T4截止，输出低电平UOL = 0.3V ，且UO不随UI的增大而变化。 转折区：当UI≥1.3V时，输入电压略微升高，输出电压急剧下降，因为T2、T4、T5均处于放大状态。 TTL与非门输入电压UI与输出电压UO之间的关系曲线，即 UO = f（UI）。

11 TTL与非门的外特性及主要参数 4. 关门电平UOFF ： 1.输出高电平UOH和输出低电平UOL ： 2. 阈值电压UTH：
关门电平UOFF也称输入低电平电压UIL，指的是在保证输出电压为额定高电平UOH的90%时，允许输入低电平的最大值。一般产品要求UOFF≥0.8V。 TTL与非门的外特性及主要参数 1.输出高电平UOH和输出低电平UOL ： AB段所对应的输出电压为UOH 。DE段所对应的输出电压为UOL。 一般要求UOH≥3V，UOL＜0.4V 。 2. 阈值电压UTH： CD段中点所对应的输入电压称为阈值电压UTH，也称门槛电压。 UTH=1.3～1.4V。 3. 开门电平UON： 开门电平UON也称输入高电平电压UIH，指的是输出电平UO =0.3V时，允许输入高电平的最小值。UON典型值为1.4V，一般产品要求UON≤1.8V。 根据电压传输特性，可以求出TTL与非门几个重要参数：输出高电平UOH和输出低电平UOL 、阈值电压UTH、开门电平UON和关门电平UOFF 、噪声容限等。 A B C D E

12 TTL与非门的外特性及主要参数 5. 噪声容限 噪声容限表示门电路抗干扰能力的参数。 低电平噪声容限U NL： 高电平噪声容限U NH：

13 1. 输入短路电流IIS（输入低电平电流IIL）
TTL与非门的外特性及主要参数 假定输入电流II流入T1发射极时方向为正，反之为负。 （二）输入特性 输入电流与输入电压之间的关系曲线，即II = f（UI）。 1. 输入短路电流IIS（输入低电平电流IIL） 当UIL = 0V时由输入端流出的电流。 前级驱动门导通时，IIS将灌入前级门，称为灌电流负载。 2. 输入漏电流IIH（输入高电平电流） 指一个输入端接高电平，其余输入端接低电平，流入该输入端的电流，约10μA左右。 前级驱动门截止时， IIH从前级门流出，称为拉电流负载。

14 TTL与非门的外特性及主要参数 （三）输入负载特性
UI在一定范围内会随着Ri的增加而升高，形成Ui = f（Ri）变化曲线，称为输入负载特性。 若要使与非门稳定在截止状态，输出高电平，应选择Ri＜ROFF。 若要保证与非门可靠导通，输出低电平，应选择Ri≥RON。

15 TTL与非门的外特性及主要参数 （四）功耗 功耗有静态功耗和动态功耗之分。 动态功耗指的是电路发生转换时的功耗。
静态功耗指的是电路没有发生转换时的功耗。静态功耗有空载导通功耗PON和空载截止功耗POFF两个参数。 1. 空载导通功耗PON指的是输出端开路、输入端全部悬空、与非门导通时的功耗。标准TTL芯片PON ≤50mW。 2. 空载截止功耗POFF指的是输出端开路、输入端接地、与非门截止时的功耗。标准TTL芯片POFF≤25mW。

16 TTL与非门的外特性及主要参数 （五）扇入系数NI和扇出系数NO 1.扇入系数NI是指合格输入端的个数。
2.扇出系数NO表示门电路带负载能力的大小，NO表示可驱动同类门的个数。NO分为两种情况，一是灌电流负载NOL，二是拉电流负载NOH。NO=min（NOL，NOH）。 IOLmax为驱动门的最大允许灌电流，IIL是一个负载门灌入本级的电流。 IOHmax为驱动门的最大允许拉电流，IIH是负载门高电平输入电流。

17 TTL与非门的外特性及主要参数 （六）平均传输延迟时间
平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。 导通延迟时间tPHL ：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。 截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。 平均传输延迟时间tpd： 通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns。

18 TTL标准与非门的改进型 （一）高速系列（74H系列） 高速74H系列电路对标准74系列电路进行了两项改进：
一是在输出级采用了达林顿结构，将输出级的 T4用复合管T3和T4代替，减小门电路输出高电平时的输出电阻，提高对容性负载的充电速度。 二是降低电路中所有电阻的阻值，加速三极管的开关速度。 74H系列门电路的传输时间比74系列减小了一半，但是由于电源电流的增大，电路的功耗变大。

19 TTL标准与非门的改进型 （二）肖特基系列（74S系列） 肖特基74S系列与标准74系列相比有两点改进。
一是增加了有源泄放电路代替T2射极电阻R3。 工作速度和抗干扰能力提高。一般74S系列电路的tpd小于10ns。 由T6、R6和R3构成的有源泄放电路来代替原T2射极电阻R3。一是提高工作速度，二是提高抗干扰能力。 二是将标准门电路中所有可能工作在饱和区的晶体管都用肖特基三极管代替。

20 TTL标准与非门的改进型 （三）低功耗肖特基系列（74LS系列）
74LS系列与标准74系列相比，电路有多项改进措施,以达到缩短传输延迟时间、降低功耗的目的。 74LS系列具有较小的延迟-功耗积，具有较好的综合性能。 为降低功耗，提高电路各电阻的阻值,将电阻R5原接地端改接到输出端，减小T3导通时电阻R5上的功耗。 为缩短传输延迟时间，用肖特基管和有源泄放电路；还将输入级的多发射极管改用SBD代替。

21 TTL集成电路产品 系 列 名 称 特 点 54/74系列 TTL通用标准系列 TTL最早产品，中速器件，目前仍使用。 54H/74H系列
系 列 名 称 特 点 54/74系列 TTL通用标准系列 TTL最早产品，中速器件，目前仍使用。 54H/74H系列 TTL快速系列 74系列改进型，速度较74系列高，功耗大。 54S/74S系列 TTL肖特基系列 采用肖特基晶体管和有源泄放回路，速度高，品种较74LS系列少。 54LS/74LS系列 TTL低功耗肖特基系列 目前主要应用的产品，品种齐全，价格低廉。 54AS/74AS系列 TTL先进的肖特基系列 74S系列的改进产品，速度和功耗得到改进。 54ALS/74ALS系列 TTL先进的低功耗肖特基系列 74LS系列的改进产品，速度和功耗有较大改进，但品种少，价格略高。 54F/74F系列 TTL高速系列 与74ALS及74AS产品相当，属高速型产品，品种较少。

22 第二节 其它类型TTL门电路 集电极开路门（OC门） 三态输出逻辑门（TSL门） 或非门、与或非门和异或门

23 集电极开路门（OC门） 普通TTL门输出端并联出现的问题 门2输出低电平， T5导通。
UCC→门1的R5、T4→门2的T5 →产生一个大电流。 两个TTL与非门输出端直接并联，设门1输出高电平、门2输出低电平，则产生一个大电流。 门1输出高电平， T4导通、T5截止。 1.抬高门2输出低电平； 2.会因功耗过大损坏门电路。 注：普通TTL输出端不能直接并联使用。 1

24  集电极开路门（OC门）  OC门实现与非逻辑功能。 逻辑符号： （一）OC门的电路结构 A 
B F  当输入端全为高电平时，T2、T5导通，输出F为低电平；  RL UC 输出低电平0.3V 高电平为UC（5~30V） 输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压UC。 集电极开路与非门（OC门）  OC门实现与非逻辑功能。

25 集电极开路门（OC门） 等效逻辑符号 （二）OC 门实现线与逻辑 RL UC F 负载电阻RL的选择 （自学，且为考试内容。） 相当于与逻辑

26 集电极开路门（OC门） 当UDD≠UCC时 ，如CMOS的UDD = 5V～18V，特别是UDD>UCC时，可以选用TTL的OC门电路实现电平变换。 当UDD=UCC时 ，如CMOS电源电压UDD = 5V，一般TTL门可以直接驱动CMOS门。 （三）OC门应用--电平转换器 TTL电路驱动CMOS电路图 OC 门需外接电阻，所以电源UCC可以选5V～30V。OC 门作为TTL电路可以和其它不同类型、不同电平的逻辑电路进行连接。

27 集电极开路门（OC门） （三）OC门应用--驱动感性器件 驱动干簧继电器的电路连接 驱动脉冲变压器的电路连接
在数字设备中，常会碰到用门电路驱动大电流的情况，例如驱动感性器件，利用OC门可以实现大电流的驱动。合理选择UC，使驱动电流小于OC门中T5所能承受的最大值。

28 三态输出逻辑门（TSL门） 六管TTL与非门 TSL门输出具有高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态。
（一）三态门工作原理 非门是三态门的状态控制部分 T6、T7、 T9、 T10均截止 当 E=0时，T4截止，C端输出高电平，D2截止，则右侧电路执行正常与非功能F=AB。 当 E= 1时， 增加部分 E使能端 输出F端处于高阻状态记为Z。 1V 1V 1 Z

29 三态输出逻辑门（TSL门） 使 能 端 的 两 种 控 制 方 式 低电平使能 高电平使能 F A B  E A B F  E
三态门的逻辑符号

30 三态输出逻辑门（TSL门） 1 （二）三态门的应用 总线 1. 实现总线结构
1. 实现总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。 2. 实现双向数据传输 当E=0时，门1工作，门2禁止，数据从A送到B； 1 当E=1时，门1禁止，门2工作，数据从B送到A。

31 或非门、与或非门、异或门 结构：R1、T1、T2构成的电路和R11、T11、T12构成的电路完全相同，T2和T12 对应的集电极和发射极并联。 （一）TTL或非门 A=1时，T2、T4导通，T3截止，输出F =0； B=1时，T12、T4导通，T3截止，输出F =0。 只有当A=B=0时，T2和T12同时截止，才有T4截止，T3、D3导通，输出F= 1。 电路实现或非逻辑功能。

32 或非门、与或非门、异或门 （二）TTL与或非门
由于三极管多发射极之间实现与逻辑运算，即A、B之间或C、D之间实现与逻辑运算，整个电路实现与或非逻辑运算。 结构：将或非门电路中的每个输入端改用多发射极三极管， 其余部分相同。

33 或非门、与或非门、异或门 输出F与输入A、B之间实现异或逻辑： （三）TTL异或门
A=B=0：T2、T3导通，T4、T5截止，T7、T9导通，T8、D3截止，因此F =0。 A=B=1：T1、T2、T3倒置，T6、T9导通，T8、D3截止，因此F = 0。 1 0 1 1 0 1 A=0，B=1或A=1，B=0：T1导通，T6截止；T4、T5必有一个导通，T7截止。由于T6、T7同时截止，因此T9截止，T8、D3导通，故F = 1。

34 第三节 ECL逻辑门电路 ECL门电路工作原理 ECL门电路的主要特点
标准TTL门电路的晶体管工作在饱和区，工作速度受到限制。如果将晶体管工作状态由饱和改为非饱和，可以从根本上提高电路的工作速度。发射极耦合逻辑电路（ECL）是非饱和型高速数字集成电路，平均传输延迟时间小于2ns，是目前唯一能提供亚毫微秒开关时间的实用电路。主要应用于每秒运算百万次以上的大型高速计算机、数字通信系统等方面。 ECL门电路工作原理 ECL门电路的主要特点

35 是典型ECL或/或非门电路，由于电路中T4管的输入信号通过发射极电阻RE耦合，称该电路为发射极耦合逻辑电路。输入高低电平分别为：－0
是典型ECL或/或非门电路，由于电路中T4管的输入信号通过发射极电阻RE耦合，称该电路为发射极耦合逻辑电路。输入高低电平分别为：－0.8V和－1.6V。 ECL门电路工作原理 T5基极接入的D1、D2用来对T5的发射结进行温度补偿，补偿由温度引起UBE5的变化。 基准电压UBB由T5、D1、D2和电阻R1、R2、R3组成的射极输出电路提供，T4管基极的基准电压UBB为－1.2V，为使电路具有相同的噪声容限，UBB选两个输入高低电平的平均值。 T1、T2、T3三个输入管组成三个输入端且并联连接，T4加有固定偏压UBB（－1.2V）。 差分输入级 基准电压 输出级 射极输出器T6和T7组成输出级，下拉电阻R01、R02与发射极之间是开路的。射极输出器的作用：实现前后级隔离，增加驱动能力；实现电平变换，将D和C4点的高、低电平转换成－0.8V和－1.6V。

36 输入全为低电平－1.6V：UBB电平高于－1.6V，T4导通，射极电位UE = －1.9V，各输入管截止， 则D点为高电平，C4点为低电平。
A为高电平：T1基极电位－0.8V，高于基准电压UBB，T1导通且在放大区。发射极E为－1.5V，T4发射结电压为0.3V，T4截止，C4点为高电平，D点为低电平。由于T1、T2、T3三管输入回路并联，只要有一个输入端为高电平，C4点为高电平、D点则为低电平 。 结论：C4与A、B、C之间为或逻辑，D与A、B、C之间是或非逻辑关系。 F、 与A、B、C之间是： 逻辑符号： ECL门电路工作原理 差分输入级 基准电压 输出级 下拉电阻：驱动负载较轻时，可将输出端分别与R01、R02相连，获得规定的输出电平。负载较重时，输出端与R01、R02断开连接。既可方便使用，又能降低功耗。

37 ECL门电路的应用 线或连接 A+B A+B+C+D C+D A+B+C+D

38 ECL门电路主要特点 1. 开关速度高 ECL电路中的三极管工作在放大区或截止区，消除了饱和带来的存储时间。电阻取值小，高、低电平之差小，缩短了上升时间和下降时间。输出采用射极输出，输出电阻小，负载电容充电的时间减小。目前ECL传输延迟时间已做到0.1ns以内。 2. 逻辑功能强 ECL门电路具有或/或非互补输出端，且采用射极开路形式，允许多个输出端并联，实现输出的线或逻辑。 3. 负载能力强 ECL电路采用射极输出，输出阻抗小，输出电流大；输入级有射极电阻RE，负反馈作用强，输入阻抗高，输入电流小。电路的扇出系数大，实际应用时扇出一般不超过10。

39 ECL门电路主要缺陷 1. 功耗大 ECL电路的功耗为输入级、基准电源和输出级三部分之和。由于电路中电阻值较小，且三极管又工作在非饱和区，所以ECL电路的功耗大，每门平均功耗达40mW。 2. 抗干扰能力差 ECL电路的逻辑摆幅只有0.8V左右，直流噪声容限UN约300mV，抗干扰能力差。 3. 输出电平的稳定性差 由于ECL电路中的三极管导通时工作在放大区，电路的输出电平与T6、T7的发射结压降有关，所以输出电平的变化与温度和电路参数的变化直接相关。

40 第四节 I2 L逻辑门电路 I2 L基本单元电路 I2 L门电路 I2 L门电路的主要特点
TTL和ECL工作速度较高，但是电路复杂，功耗较大，因此无法满足高密度大规模集成电路的制造需要。20世纪70年代初研制成功的集成注入逻辑电路（I2L）结构简单、功耗低，特别适合于大规模集成电路的制造。I2L发展速度快，在大规模和超大规模集成电路中得到广泛应用，例如单片机、电子表、电子琴等。 I2 L基本单元电路 I2 L门电路 I2 L门电路的主要特点

41 I2 L基本单元电路 逻辑符号 输入：A 输出：C1、C2、C3 多集电极晶体管T2，C1、C2和C3之间相互隔离。
电路的任何一个输出与输入之间都是非逻辑关系。 射极加正电压UE，构成恒流源I0。 （一）电路组成 T2的驱动电流由T1集电极注入，故有注入逻辑之称。 I0 （二）工作原理 1.当A端接低电平 0.1V时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平。 电路可简化为： 2.当A端接高电平或开路时，I0流入T2基极， T2饱和导通，C1、C2和C3输出低电平。

42 I2 L基本单元电路 等效逻辑图 （一）或非门 线与连接

43 I2 L基本单元电路 等效逻辑图 线与连接 （二）与门

44 I2 L基本单元电路 B为低电平时：T1截止，无法向T2的基极提供驱动电流，故T2也截止。由于负载门的作用，输出F为高电平。
电源UE作为输入信号B使用 等效逻辑图 （三）与非门 当A、B均为高电平时，T1、T2导通，输出F为低电平。

45 I2 L门电路 线与连接 等效逻辑图 （四）与或非门 逻辑功能：

46 I2 L门电路主要特点 1.结构简单，集成度高 I2L电路中只包含NPN和PNP管，没有电阻，各单元之间不需要隔离，工艺简单，节省芯片面积。其基本逻辑单元面积仅为TTL的十分之一。 2. 低电压、微电流工作，功耗低 I2L电路能在0.8V、1nA/单元的情况下工作，是目前功耗最低的集成电路。 3. 品质因数最佳 I2L是目前功耗与速度二者之积的品质因数最好的电路。 4. 生产工艺简单 常规的TTL要经过六次光刻四次扩散，I2L经过四次光刻两次扩散，工艺简单。

47 I2 L门电路主要缺陷 1. 开关速度低 I2L属于饱和型电路，限制了电路的开关速度，I2L反相器的传输时间tpd一般在20ns～30ns之间。 2. 抗干扰能力差 I2L的逻辑摆幅仅700mV左右，噪声容限UN不大于250mV，低于ECL电路，抗干扰能力较差。 3. 多片连接性能差 多片I2L芯片一起使用时，由于各管子输入特性的离散性，基极电流分配不均，严重时电路无法正常工作。

48 第五节 NMOS逻辑门电路 NMOS反相器 NMOS门电路
前面介绍的TTL、ECL和I2L采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。 本节介绍只有一种载流子参与导电的单极型逻辑门电路-- MOS集成电路。 MOS集成电路主要包括NMOS、PMOS以及CMOS电路。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。 NMOS反相器 NMOS门电路

49 MOS管的开关特性 数字逻辑电路中的MOS管均是增强型MOS管，特点如下：
当|UGS|>|UT| 时，管子导通，导通电阻很小，D、S之间相当开关闭合。 当|UGS|<|UT| 时，管子截止， D、S之间相当于开关断开。 NMOS PMOS

50 NMOS反相器 设电源电压UDD = 10V，开启电压UT1 = UT2 = 2V。 1. A输入高电平UIH = 8V 负载管
T1、T2均导通，输出低电平UOL≈0.3V。 2. A输入低电平U IL = 0.3V 驱动管 T1截止、T2导通，输出高电平UOH =UDD-UT2= 8V。 结论：电路执行逻辑非功能。

51 NMOS门电路 （一）NMOS与非门 负载管 1. 当两个输入端A和B均接高电平时， T1和T2都导通，输出低电平。
2. 当输入端有一个接低电平时， 1 止 通 1 通 与低电平相连的驱动管截止，输出高电平。 驱动管 串联 电路实现与非逻辑功能： 注意：增加扇入，需增加串联驱动管的个数。扇入过多，则低电平升高，因此扇入一般不超过3。

52 NMOS门电路 （二）NMOS或非门 1. 当输入端A和B均接低电平时， 负载管 T1和T2都截止，输出高电平。
2. 当输入端有一个接高电平时， 1 止 1 止 通 与高电平相连的驱动管导通，输出低电平。 驱动管 并联 电路实现或非逻辑功能： 增加扇入，增加并联驱动管的个数。扇入越多，输出低电平降低，因此MOS电路中多采用或非门。

53 NMOS门电路 （三）NMOS与或非门 负载管 驱动管T1与T2串联、T3与T4串联，然后再并联连接。 电路实现与或非逻辑功能：

54 第六节 CMOS逻辑门电路 ◈ CMOS反相器 ◈其它类型的CMOS门电路 ◈ CMOS门电路的改进型 ◈ CMOS电路的特点
为提高工作速度，降低输出阻抗和功耗，目前广泛采用由PMOS和NMOS两管组成的互补型MOS电路，简称CMOS电路。 ◈ CMOS反相器 ◈其它类型的CMOS门电路 ◈ CMOS门电路的改进型 ◈ CMOS电路的特点 ◈ CMOS门电路主要参数

55 CMOS反相器 柵极相连作输入端 漏极相连作输出端 （一）CMOS反相器组成及原理 1. 输入低电平UIL = 0V:
两管特性对称，NMOS管的衬底接到电路的最低电位，PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。 电源电压UDD＞UT1+|UT2|，UDD适用范围较大(3～18V)。 UT1：NMOS的开启电压; UT2：PMOS的开启电压。 UGS1＜UT1 T1截止 PMOS |UGS2|＞UT2 T2导通 电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。 NMOS 2. 输入高电平UIH=UDD T1通、T2止，UDD主要降在T2，输出低电平UOL≈0V。 实现逻辑非功能：

56 CMOS反相器 （二）CMOS反相器传输特性 电源电压UDD＞UT1+|UT2|，T1和T2的参数对称，UT1=|UT2|。
UT1：NMOS的开启电压; UT2：PMOS的开启电压。 T1和T2参数完全对称的情况下，CMOS反相器的阈值电压等于电源电压的一半，获得较大的噪声容限。转折区的变化率很大，CMOS反相器更接近于理想开关特性。 AB段：由于UI=UGS1＜UT1，|UGS2| ＞|UT2|，故T1截止，T2导通。输出高电平UOH≈UDD。 BC段：由于UT1＜UI＜UDD–|UT2|，所以UGS1 ＞UT1，|UGS2| ＞|UT2|，T1和T2同时导通。 CD段：UI=UGS1＞UT1，T1导通。UI＞UDD–|UT2|，则|UGS2| ＜|UT2|，T2截止。输出低电平UOL≈0V。

57 CMOS反相器 随着电源电压UDD的增加，噪声容限也相应地变大。为了提高CMOS反相器的噪声容限，可以适当提高电源电压UDD 。
在每个固定的UDD情况下，UNL和UNH始终相等。国产4000系列CMOS电路的测试结果表明，UNL=UNH≥30%UDD。

58 CMOS反相器 （四）CMOS反相器传输延迟时间
CMOS反相器的输出电阻比TTL电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。 CMOS反相器的输出电阻与UIH （ UIH≈UDD ）有关，因此CMOS反相器的传输延迟时间与UDD有关。 根据CMOS反相器的互补对称性可知，当反相器接容性负载时，它的导通延迟时间tPHL和截止延迟时间tPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。

59 其它类型的CMOS门电路 CMOS传输门与CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。 （一）CMOS传输门（TG）
工作原理： 传输门的导通电阻为几百欧，截止电阻达50MΩ以上，平均延迟时间为几十至一二百ns。 1. C为低电平：T1、T2截止，传输门相当于开关断开。CL上电压保持不变，传输门可以保存信息。 门控信号 逻辑符号 信号特点：CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。 组成：T1是NMOS管，T2是PMOS管，开启电压分别为UT1、UT2，设UDD＞（UT1+|UT2|）， T1和T2的参数对称。有一对互补的电压控制信号，CL为负载电容。 2. C为高电平：T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。 uI/uO C TG 结论：传输门相当于一个理想的双向开关。

60 其它类型的CMOS门电路 （二）CMOS模拟开关 控制模拟信号传输的电子开关。开关通与断由数字信号控制。 电路结构： 传输门 工作原理：
uI/uO C SW 反相器：其输入和输出提供传输门的两个反相控制信号。 逻辑符号： 控制信号C = 1时：模拟开关闭合；C = 0时，模拟开关断开。传输控制信号高、低电平之间任意大小的模拟电压。

61 其它类型的CMOS门电路 （三）CMOS门电路 PMOS管T3、T4并联 1. CMOS与非门 与非门电路结构： NMOS管T1、T2串联
A和B有一个或一个以上为低电平时，与低电平相连的NMOS管截止、PMOS管导通，输出高电平。 1 与非门电路结构： NMOS管T1、T2串联 与非门工作原理： 当A和B为高电平时，T1和T2导通，T3和T4截止，输出低电平。 1 每个输入端与一 对 NMOS和PMOS管的栅极相连。 当A和B为高电平时：输出低电平 当A和B有一个或一个以上低电平时：电路输出高电平 结论：电路实现与非逻辑功能。

62 其它类型的CMOS门电路 （三）CMOS门电路 PMOS管T3、T4串联 2. CMOS或非门 或非门电路结构： NMOS管T1、T2并联
或非门工作原理： 当A和B为低电平时：输出高电平 当A和B有一个或一个以上高电平时：电路输出低电平 当A和B为低电平时，T1和T2截止，T3和T4导通，输出高电平。 每个输入端与一 对 NMOS和PMOS管的栅极相连。 A和B有一个或一个以上为高电平时，与高电平相连的NMOS管导通、PMOS管截止，输出低电平。 结论：电路实现或非逻辑功能。

63 其它类型的CMOS门电路 （三）CMOS门电路 3. CMOS异或门  输入A、B相同 A=B=0：TG断开，则C=B=1，F=C=0。
反相器1 反相器2 反相器3 3. CMOS异或门  输入A、B相同 A=B=0：TG断开，则C=B=1，F=C=0。 1 A=B=1：TG接通，C=B=1，反相器2的两只MOS管都截止，输出F=0。 1  输入A、B不同 A=1，B=0：TG通，F=1； 传输门的控制信号和反相器2的供电信号A、A A=0，B=1：TG断，F=1。 结论：电路实现异或逻辑功能。

64 CMOS门电路的改进型 CMOS 4000系列IC虽然以其低功耗、高抗干扰能力等独特的优点和完整的系列产品，受到用户的普遍欢迎，发展也相当迅速，但是它的工作速度低，应用范围受到一定限制。 在CMOS 4000系列IC基础上的改进型电路有高速CMOS和双极型CMOS电路，这两种改进型CMOS集成电路的出现是CMOS集成电路最重要的突破，改进型的CMOS集合了CMOS和TTL的优点。

65 CMOS门电路的改进型 （一）高速CMOS门电路
CMOS 4000系列集成电路于60年代开发，70年代逐步完善，由于受到当时工艺条件的限制，该系列用金属栅工艺制造，因此在MOS管各极之间存在着较大的寄生电容，这些寄生电容的存在降低了MOS管的开关速度。 寄生电容 4000系列 高速CMOS系列 C1 0.25pF 0.1pF C2 0.12pF 0.05pF C3 0.37pF 0.15pF C4 0.66pF 0.31pF C5 0.54pF 0.22pF

66 CMOS门电路的改进型 （一）高速CMOS门电路
高速CMOS电路从工艺上作了改进：1. 采用硅栅工艺制造；2. 尽可能地减小沟道的长度；3. 缩小MOS管的尺寸。使高速CMOS的寄生电容减小，高速CMOS的开关速度达到标准4000系列的8～10倍。 高速CMOS有三种系列： HC系列：输入和输出都是CMOS电平，有输出缓冲级。 HCT系列：输入是TTL电平，输出是CMOS电平，且有输出缓冲级。 HCU系列：输入和输出都是CMOS电平，无输出缓冲。 多数产品集中在前两个系列中，HCU系列的产品较少。

67 CMOS门电路的改进型 （一）高速CMOS门电路 高速CMOS系列电路具有以下特点： 1. 有简单门到大规模集成电路的全系列产品；
2. 器件功能、器件引脚与TTL 74系列相同； 3. 电源电压和工作温度范围宽，功耗低，噪声容限高； 4. 高速CMOS门的典型传输延迟为8～11.5ns，与TTL基本相同，比CMOS 4000系列提高一个数量级； 5.相邻输入端之间电流耦合小，有助于在交通或重工业噪声环境中使用。

68 CMOS门电路的改进型 （二）双极型CMOS门电路（Bi-CMOS）
Bi-CMOS电路特点：采用CMOS电路实现逻辑功能，采用驱动能力强的TTL电路实现输出级。 Bi-CMOS性能特点：具有CMOS电路的低功耗，同时具有TTL输出电阻低、负载能力强、传输延迟时间短等特点。

69 CMOS门电路的改进型 （二）双极型CMOS门电路（Bi-CMOS） 1. Bi-CMOS非门 1
1 组成：T1和T3是驱动管，T5和T6是输出管，T2和T4分别是T5和T6基极的下拉负载管，形成有源负载。CL为负载电容。 输入高电平：T2、T3和T6导通，T1、T4和T5截止，输出低电平。 1 输入低电平：T1、T4和T5导通，T2、T3和T6截止，输出高电平。 输入与输出之间实现非逻辑。

70 CMOS门电路的改进型 （二）双极型CMOS门电路（Bi-CMOS）
A、B中有低电平：设B为低电平，则T4、T7导通，则T8导通、T9截止，输出高电平。 1 2. Bi-CMOS与非门 A、B全为高电平： T2和T5导通，T7截止，因此T8截止、T9导通，输出低电平。 1 A、B中有低电平：输出高电平。 A、B全为高电平：输出低电平。 输入与输出之间实现与非逻辑。

71 CMOS门电路的改进型 （二）双极型CMOS门电路（Bi-CMOS）
A、B全为低电平：则T1和T4导通，且T7导通，使得T8导通、T9截止，输出高电平。 3. Bi-CMOS或非门 A、B中有高电平：输出低电平。 A、B全为低电平：输出高电平。 输入与输出之间实现或非逻辑。 A、B中有高电平：A为高电平，则有T2、T3导通，T7截止，使得T8截止、T9导通，输出低电平。

72 CMOS电路的特点 1. 静态功耗低：小规模约2.5～5μW；中规模约25～100μW。 2. 集成度高、温度稳定性好。
4. 电源利用率高：逻辑摆幅约等于电源电压，使电源电压得到充分利用。 5. 扇出系数大。 6. 电源取值范围宽：国产CC74HC系列电源范围为3～18V，CC74C系列为7～15V。 7. 易受静态干扰：由于输入阻抗高，容易受静电感应，因此在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。 CMOS门电路不用的输入端不能悬空。低速场合可将多余的输入端和有用的信号端并联使用。

73 CMOS门电路主要参数 75 0.002 1.0002 系 列 参 数 基本CMOS 4000/4000B系列 高速CMOS 74HC系列
系 列 参 数 基本CMOS 4000/4000B系列 高速CMOS 74HC系列 与TTL兼容的高速CMOS 74HCT系列 与TTL兼容的高速BiCMOS 74BCT系列 Tpd/ns （CL=15pF） 75 10 13 2.9 PD /mW 0.002 1.55 1.0002 0.0003～7.5

74 第七节 逻辑门的接口电路 TTL门驱动CMOS门 CMOS门驱动TTL门 门电路带负载的接口电路
第七节 逻辑门的接口电路 系统设计的需要，将从速度、复杂性和功能等方面选择合适的系列芯片，或者从几种系列中选择性能最佳的芯片，组装起来。在不同逻辑器件混合使用的系统中，常常碰到不同系列逻辑芯片的接口问题。 TTL门驱动CMOS门 CMOS门驱动TTL门 门电路带负载的接口电路

75 第七节 逻辑门的接口电路 有两个方面的接口问题需要考虑。 1. 驱动门为负载门提供足够大的灌电流和拉电流。
第七节 逻辑门的接口电路 有两个方面的接口问题需要考虑。 1. 驱动门为负载门提供足够大的灌电流和拉电流。 驱动门与负载门电流之间的驱动应满足： IOH(max)≥nIIH(max) ，IOL(max)≥mIIL(max) （n和m是负载电流的个数） 2. 驱动门的输出电压应在负载门所要求的输入电压范围内。 驱动门与负载门之间的逻辑电平应满足： UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。

76 TTL门驱动CMOS门 接一上拉电阻Rx，使TTL门电路的输出高电平升高至电源电压，以实现与74HC电路的兼容。 1. 电源电压相同
TTL采用74LS系列，CMOS采用74HC系列，且电源电压相同都为5V。只有一个条件不满足，TTL门电路输出高电平2.7V，CMOS电路的输入高电平要求高于3.5V。

77 方案一：选用具有电平偏移功能的CMOS电路，该电路有两个电源输入端：UCC=5V、UDD=10V时，输入接收TTL电平1. 5V/3
方案一：选用具有电平偏移功能的CMOS电路，该电路有两个电源输入端：UCC=5V、UDD=10V时，输入接收TTL电平1.5V/3.5V，输出CMOS电平9V/1V，满足CMOS电路对输入电压的要求。 TTL门驱动CMOS门 2. 电源电压不同 CMOS电源UDD高于TTL电源UCC 方案二：采用TTL的OC门，将OC门T5管的外接电阻RL直接与CMOS电源UDD连接。 74HC109

78 CMOS门驱动TTL门 用CMOS门驱动TTL门电路时，对于驱动门和负载门应当分不同系列考虑。
4000系列CMOS电路驱动74LS系列TTL电路：驱动一个TTL门时，可以直接相连。如果驱动门数增加，需要提高CMOS的驱动能力。 74HC系列、74HCT系列CMOS电路驱动TTL电路：无论负载门是74系列还是74LS系列，都可以直接相连，应计算驱动门的个数。

79 CMOS门驱动TTL门 4000系列CMOS电路驱动74系列TTL电路的几种方法
增加一级CMOS驱动器，如选择同相驱动器CC4010 。 采用漏极开路的CMOS驱动器，如CC40107 。

80 门电路带其它负载 输出低有效,限流电阻R的选择如下： 门电路驱动发光二极管LED 的连接方式：
设LED的工作电流为ID、LED的正向压降为UD。 输出高有效,限流电阻R的选择如下：

81 小 结 本章学习重点在TTL和CMOS集成电路的外部特性，主要有两个方面：一是输入与输出之间的逻辑功能；二是外部电气特性及其主要参数。
小 结 本章学习重点在TTL和CMOS集成电路的外部特性，主要有两个方面：一是输入与输出之间的逻辑功能；二是外部电气特性及其主要参数。 TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，工作速度快，负载能力强，是一种目前使用广泛的集成逻辑门。CMOS集成电路具有功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，在整个数字集成电路中占据主导地位。 在逻辑门电路的实际应用中，经常会碰到不同类型的门电路之间、门电路与负载之间的接口设计问题，正确分析和解决这些问题，是数字电路设计工作者应当掌握的。

82 作 业 自我检测：2.4，2.8，2.11，2.12，2.13 思考题： ，2.7 习题： ，2.7，2.12，2.20 ，2.22 ，2.27，2.30