SOC 期中報告 進度報告 Adviser: Chao-Lieh Chen Student:

Presentation on theme: "SOC 期中報告 進度報告 Adviser: Chao-Lieh Chen Student:"— Presentation transcript:

1 SOC 期中報告 進度報告2011-11-29 Adviser: Chao-Lieh Chen Student:
Shih-Hao Lin Yi-Ming Huang Keng-Chih Liu 一種高效的SoC測試技術藉由重複利用on/off chip bridge

2 Schedule Date Progress 10/25 報告HTIC 12/06 整合溫感&測試 11/01
HTIC, Master, Slave 規格定義 12/13 整合期中project&溫度感測 11/08 整合Master, Slave 12/20 測試 & 除錯 11/15 將HTIC結合Master, Slave 12/27 測試 & 除錯 & 撰寫期末報告 11/22 模擬測試&除錯 01/03 撰寫期末報告 11/29 (Delay) 擬定溫度感測規格&結合區塊 01/10 期末Demo Propose paper 提出paper Implement midterm project 執行中期計畫 Simulation 跑模擬 Demo result 展示結果

3 摘要 用途/功能/使用環境 CRS： (1)輸入/輸出腳位定義 (2)方塊圖及彼此腳位關係 初步測試 & 除錯 測試 參考資料

4 用途/功能/使用環境 用途： 測試控制介面主要是對於AMBA系統進行測試。 功能：
利用測試介面控制器來測試AMBA bus的Master與Slave功能，並執行基本資料讀取/寫入傳輸。

5 用途/功能/使用環境

6 輸入/輸出腳位定義 腳位名稱 功能 CLK clock RST Reset BUSREQx 要求使用bus訊號 RESP[1:0]
00：處理完成 ：傳送錯誤 10：再試 ：分割傳送 READY 1：處理完成 ：再延遲1cycle HWRITE 讀/寫訊號 SIZE 傳輸資料大小 TRANS 00：IDLE ：BUSY 10：NONSEQ ：SEQ BURST 傳輸資料筆數

7 腳位名稱 功能 SELx Slave選擇訊號 ADDR[31:0] 位址訊號 WDATA 寫入資料 RDATA 讀取資料 GRANTx 要求使用bus回應訊號 AD[31:0] 測試資料 BURSTi 傳輸資料筆數 SIZEi 傳輸資料大小 HWRITEi 讀/寫訊號 TREQ 要求測試訊號 CBE[2:0] 控制訊號 TACK 測試回應訊號

8 方塊圖及彼此腳位關係(Master+Slave)

9 方塊圖及彼此腳位關係(HTIC)

10 方塊圖及彼此腳位關係(HTIC+Master+Slave)

11 初步測試 & 除錯 發生的問題： 預設傳輸4筆資料，Master與Slave回到idle狀態。
但在模擬時卻發生，Master寫入第一筆資料後，就回到了idle狀態。

12 初步測試 & 除錯 如何解決問題： 1.檢查Master轉態條件 (傳送資料=>Idle) 2.原本狀態機為單筆資料傳輸所
設計，故傳完一筆資料後，將 回到idel狀態。 3.當設計為多筆資料傳輸時，應 必要加入新的判斷轉態條件。 4.如右圖所示，當datacnt = endcnt ，表示傳輸資料筆數已達設定 的筆數。 datacnt = endcnt

13 初步測試 & 除錯 驗證問題是否解決： 藉由上一步驟修改轉態條件及設定傳輸資料筆數，如上圖所示，得知傳輸資料筆數的問題已解決，模擬圖為進行傳輸四筆資料做測試，傳輸動作完畢後，Master與Slave回到idle狀態。

14 測試(HTIC WRITE) 1. 2. 3. 4. 6. 5. 1. 系統正常操作狀態 2. 進入測試狀態 3. 確保第一筆資料為位址資料
4. 控制訊號定義 5. 寫入資料狀態 6. 位址狀態(是否進行下一次測試)

15 測試(HTIC READ) 1. 2. 3. 4. 6. 5. 1. 系統正常操作狀態 2. 進入測試狀態 3. 確保第一筆資料為位址資料
4. 控制訊號定義 5. 讀取資料狀態 6. 位址狀態(是否進行下一次測試)

16 測試(Master+Slave WRITE)
1. 2. 3. 4. 6. 5. 7. 8. 1.初始狀態 2.要求使用bus狀態 3.資料傳輸設定狀態 4.第1筆資料 資料傳輸 5.第2筆資料 資料傳輸 6.第3筆資料 資料傳輸 7.第4筆資料 資料傳輸 8.資料傳輸完畢 =>初始狀態

17 測試(HTIC+Master+Slave WRITE)
1. 2. 3. 4. 6. 5. 7. 8. 9. 1.初始狀態(HTIC) 2.進入測試狀態(HTIC) 3.定義位址資料(HTIC) 4.定義資料傳輸規格(HTIC) 5.開始測試寫入動作(HTIC) 6.要求使用bus狀態(Master) 7.初始設定狀態(Master) 8.資料開始傳輸(M+S) 9.資料傳輸完畢

18 參考資料 1. J. Song, H. Yi, J.Han,and S. Park, “An Efficient SoC Test Technique by Reusing On/Off-Chip Bus Bridge,”IEEE Trans.Circuit Syst.I,vol. 56, NO. 3, pp , Mar 陳朝烈, “系統晶片設計” 3. “AMBA Specification (Rev. 2.0),”ARM, 1999.