Download presentation
Presentation is loading. Please wait.
2
二、相關知識
3
構成積體電路內部的主動元件，可分成兩大類，一為雙載子型(bipolar)，另一則為單載子型(unipolar)。所謂雙載子型即是主動元件內部信號(電流)的傳遞是以電子(electron)及電洞(hole)這兩種當作載子(carrier)來傳送，電晶體(BJT)就是此種元件。而單載子就是傳送信號僅有一種載子，可為電子，也可為電洞。 若以電子為載子的，稱為n-FET或n-MOS，以電洞為載子的，稱為p-FET或p-MOS，若將n-MOS及p-MOS組成一個元件則稱為C-MOS(Complementary Metal-Oxide-Semiconductor)。
4
飽和型是工作於飽和區與截止區的兩種狀態，故輸出的邏輯電壓變化較大，且受儲存電荷的影響，以致交換速度較為緩慢，但耗電小。非飽和型數位IC，由於工作在不飽和狀態，它是工作於截止區與工作區的兩種狀態，所以交換速度迅速，耗電也較飽和型多些。
5
(一)TTL IC IC因內部容量的多寡又被分為下列幾種： 小型積體電路(SSI)：零件數在100個以下；邏輯閘數在12個以下。
中型積體電路(MSI)：零件數在100～1000個之間；邏輯閘數在12～100個之間。 大型積體電路(LSI)：零件數在1000～10000個之間；邏輯閘數在數百個。
6
超大型積體電路(VLSI)：零件數在10000～100000個之間；邏輯閘數在數千個。
特大型積體電路(ULSI)：零件數在100000個以上；邏輯閘數在10000個以上。 TTL主要的特點在輸入部分採用＂多射極＂(multi-emitter)的方式。
9
(二)基本TTL閘 輸入端A及B為多射極電晶體的一個射極，此為TTL的特性。
輸出狀態是由相位分離電晶體TR2決定，TR2推動所謂圖騰式(totem-pole)的輸出電晶體。 TR1的CE則提供了一低阻抗路徑，可將TR2的基極儲存電荷很快的放電，因而大為降低儲存時間，增進交換速度，此為TTL電路的優點。
10
TR3及TR4組成了所謂的圖騰柱(totem-pole)或主動提升(active pull-up)輸出。其目的為提供一個低推動源阻抗。
11
2.TTL邏輯閘種類 目前，SN54/74TTL數位1C已發展成較重要的7個大類(如表1-3)，標準型(SN54/74編號)；高速型(SN54H/74H編號)；低功率型(SN54L/74L編號)；蕭特基(schottky)TTL(SN54S/74S編號)；低功率蕭特基TTL(SN54LS/74LS編號)；高級蕭特基(74AS編號)；高級低功率蕭特基(74ACS編號)。雖然有各種的54/74數位1C可供選擇，但標準型與低功率蕭特基TTL目前用的較普遍。
13
3.TTL的電氣特性 (1) VIH：其最少值不得低於2V(VIH(mix))。 (2) VIL：其最大值不得超過0.8V(VIL(max))。 (3) VOH：其最低的邏輯1輸出電壓為 2.4V(VOH(min))。 (4) VOL：其最高的邏輯0輸出電壓為0.4V(VOL(max))。 (5) VT：電壓約1.3V。 (6) IIL：其最大值為－1.6mA。(電流方向以流進為正，流出為負)。 (7) IIH：其最大值為40A。(電流方向以流進為正，流出為40μ A)。
14
(8) IOL ：其值不得低於16mA。(此時輸出配對TR下方電晶體所能承受的最小電流)。
(9) IOH：其值不得低於－400A。 (10)IOS：其短路電流範圍為－18mA～－55mA。
15
4.54/74系的扇出 在前一級同時要推動一個以上的下一級時必須先算最多能推動幾級，即所謂的扇出(fan-out)數。
16
5.雜訊邊限(noise margin) 在邏輯1的時候，VOH不能低於VIH ，此時我們定邏輯1的雜訊邊限為Δ1， 且 邏輯0的時候，VOL不能高於VIL，此時我們定邏輯0的雜訊邊限為Δ0， 且 設計邏輯電路時，扇出數最好不要太大，若一定要使用時，則可用緩衝器(buffer)以增加驅動能力，或外加電晶體來使用，才不至於造成VOH下降或VOL上升的情況。 若遭受到嚴重的干擾，也可以選擇具有高雜訊邊限的邏輯電路(HTL)。
17
6.傳播延遲時間(propagation delay time)
通常tPLH與tPHL相當接近，而所謂傳播延遲時間是取兩者的平均值。
18
7.TTL的輸出組態 圖騰式(Totem pole)
19
(2) 集極開路(open collector)
稱為集極開路輸出，TTL閘的輸出是由Q3的集極開路取出，它的輸出只有0及空接兩種，至於輸出為1的情況則是需要外接一提昇電阻將輸出挽升(pull up)至高電位。 一般集極開路的數位IC，它的輸出電流IOL比圖騰式的IOL大很多，所以可以用來驅動較大電流的負載。
21
(3) 三態(tri-state) 三態的輸出除了原有的0與1狀態，當圖騰式的兩個電晶體均為截止時，即為第三態，此時它的輸出狀況為高阻抗狀態。
22
8.具有史密特觸發輸入的數位IC 具有史密特觸發輸入的數位IC通常用來克服雜訊的干擾，或是輸入信號變化較慢的情況。 當輸入的電壓值介於VT+~VT-之間，史密特觸發輸入的數位IC並不會受到干擾。
24
9.54/741C的包裝
25
10.未使用接腳的處理 由基本TTL電路可以得知，不接的輸入端可視為邏輯1的輸入。 空接的輸入端往往會受雜散信號的影響而產生錯誤動作。
26
(三) CMOS IC 工作溫度範圍為－55℃～＋125℃，工作電壓範圍為＋3V～＋l8V。 CMOS基本電路
當輸入為High時，NMOSFET為ON，PMOSFET由於G、S之間沒有獲得足以導電的偏壓而OFF，此時輸出電位自然與VSS電位相近，為邏輯0。
28
當輸入為Low時(VIN=VSS)，可得相反的情形，即NMOSFET為OFF，PMOSFET為ON，輪出電位VDD與相近，為邏輯1。
29
(1) 圖1-17(a)中輸出端與VSS之間，存在
NMOSFET導通內阻，而非完全短路。 (2) 圖1-17(b)也是一樣。VDD=5V、VSS=0的 MOSFET導通電阻大約在500Ω左右。 (3) 在不接負載時，圖1-17(a)的Vout=VSS，圖1-17 (b)的Vout=VDD。
30
2. CMOS特性 (1)由於CMOS沒有穩定的直流迴路，因此直流功率消耗非常小，這是CMOS的最大優點。圖1-19表示CMOS的功率消耗與動作頻率的關 係，此項優點在高頻時漸漸消失。 (2)集積度高。 (3)具有很高的輸入阻抗，輸入阻抗(1012～1015Ω)構成並聯。 (4)作電壓範圍廣，從3V～l8V。
31
(5) 雜訊界限大：CMOS的VOH－VOL值接近於 VDD值。
CMOS頻率特性目前仍不如TTL。 CMOS的輸入端浮接時，它的邏輯狀態無法確定，因此沒用到的CMOS輸入端不能浮接。 (7) CMOS的邏輯電路，比MOS的邏輯電路擁有較快的動作速率。但是，比起TTL邏輯電路，CMOS邏輯電路則要慢些。 (6)
32
(8) CMOS的扇出(fan Out)很高，數量上可超過 50。
33
3. CMOS邏輯閘種類
34
4. CMOS和TTL的電氣特性比較
35
5. 使用CMOS應注意事項 所有CMOS元件必須儲存或裝在不會產生靜電的物質上或容器中。 要扳直IC腳或用手銲接在印刷電路板上時，請用有接地端的工具。 所有低輸出阻抗的儀器(如函數產生器等)請勿在CMOS電源加上之前即送出信號，要關機也應在CMOS電源加上時為之，請勿在CMOS電源關掉後再關儀器電源。
36
(四) CMOS與TTL的介接技術
38
1. TTL驅動CMOS的方式 使用能和TTL匹配的74HCT系列IC。 提升TTL的VOH，以符合VOH(TTL)＞VIH(CMOS) 條件。
41
2. CMOS 驅動TTL
42
(1) VDD=VCC=5V CMOS的IOL在VDD=5V時，只能保證到0.36mA，而TTL的IIL可達1.6mA。所以不能驅動TTL，此時可用具有較大電流輸出的CMOS緩衝器(buffer)，以提高電流扇出能力。
43
(2) VDD>VCC 圖1-28所為示輸入電壓之額定值。因此介面的目的除了提升電流扇出功能外，主要是把CMOS的輸出VOH及VIH轉換成TTL的準位。
Similar presentations
