第9章 电路板的设计规则 9.1 设 计 规 则 9.2 设计规则检查.

Presentation on theme: "第9章 电路板的设计规则 9.1 设 计 规 则 9.2 设计规则检查."— Presentation transcript:

1 第9章 电路板的设计规则 9.1 设 计 规 则 9.2 设计规则检查

2 9.1 设 计 规 则 设计规则概述 在PCB窗口中执行菜单命令【Design】/【Rules】将出现如图9-1所示的设计规则（Design Rules）设置对话框。

3

4

5

6

7

8

9

10

11

12

13 布线设计规则设置 1．【Clearance Constraint】选项

14

15 2．【Routing Corners】选项

16

17 3．【Routing Layers】选项

18 4．【Routing Priority】选项
设置布线优先级别。布线优先级别是指程序允许用户设定各个网络布线的顺序。优先级高的网络布线早，优先级低的网络布线晚。Protel 99 SE提供了0～100共101个优先级选择，数字0代表的优先级最低，100代表的优先级最高。布线优先级设置对话框如图9-22所示。在Rule Attributes栏中的Routing Priority下拉列表框处设置优先级。

19

20 5．【Routing Topology】选项
在Rule Attributes栏中的下拉列表框中有7种拓扑结构可选：最短连线（Shortest）、水平连线（Horizontal）、垂直连线（Vertical）、简单菊花形（Daisy-Simple）、由中间向外的菊花形（Daisy-MidDriven）、平衡菊花形（Daisy-Balanced）、放射星形（Starburst）。

21

22 6．【Routing Via Style】

23 7．【SMD To Neck-Down Constraint】选项

24

25 8．【SMD To Corner Constraint】选项

26

27 9．【SMD To Plane Constraint】选项

28 10．【Width Constraint】选项

29

30 制造设计规则设置 在设计规则中选择Manufacturing选项卡显示如图9-32所示的窗口。

31

32 1．【Acute Angle Constraint】选项
设置锐角限制规则。

33

34 2．【Hole Size Constraint】选项

35 3．【Layer Pairs】选项

36 4．【Minimum Annular Ring】选项

37

38 5．【Paste Mask Expansion】选项

39 6．【Polygon Connect Style】选项

40 7．【Power Plane Clearance】选项
8．【Power Plane Connect Style】选项

41

42

43 9．【Solder Mask Expansion】选项
10．【Testpoint Style】选项

44

45

46 11．【Testpoint Usage】选项

47 高频电路设计规则设置 在设计规则中选择High Speed选项卡则出现如图9-45所示的窗口。

48

49 1．【Daisy Chain Stub Length】选项

50 2．【Length Constraint】选项

51 3．【Matched Net Lengths】选项

52

53 4．【Maximum Via Count Constraint】选项

54 5．【Parallel Segment Constraint】选项

55 6．【Vias Under SMD Constraint】选项

56 元件布局规则设置 在设计规则对话框中选择Placement选项卡出现如图9-53所示的窗口。

57 1．【Component Clearance Constraint】选项

58 2．【Component Orientations Rule】选项

59 3．【Net To Ignore】选项

60

61 4．【Permitted Layers Rule】选项
5．【Room Definition】选项

62

63

64 信号完整性规则设置 1．【Flight Time-Falling Edge】选项

65

66

67

68 2．【Flight Time-Rising Edge】选项

69

70 3．【Impedance Constraint】选项
4．【Overshoot-Failing Edge】选项 5．【Overshoot-Rising Edge】选项

71

72

73

74

75

76 6．【Signal Base Value】选项

77

78 7．【Signal Stimulus】选项

79

80 8．【Signal Top Value】选项

81

82 9．【Slope-Falling Edge】选项

83

84 10．【Slope-Rising Edge】选项

85 11．【Supply Nets】选项 12．【Undershoot-Falling Edge】选项 13．【Undershoot-Rising Edge】选项

86

87

88

89

90 其他相关规则设置 Other选项卡的窗口如图9-83所示。

91

92 1．【Short-Circuit Constraint】选项

93 2．【Un-Connected Pin Constraint】选项

94 3．【Un-Routed Nets Constraint】选项

95 9.2 设计规则检查 设计规则检查 启动【Tool】菜单中的【Design Rule Check】命令，屏幕上会弹出如图9-87所示的电路设计规则检查设置对话框。

96

97 1．Report选项卡 该选项卡分为6个区域。  Routing Rules区域 本区的功能是采用下面哪些布线规则检查电路。
 Manufacturing Rules 本区的功能是采用下面哪些电路板制造规则检查电路。

98  High Speed Rules区域 本区的功能是设置采用下列哪种高频电路设计规则检查电路。  Placement Rules区域 本区的功能是设置采用下列哪种放置元件的设计规则检查电路。  Signal Integrity Rules区域 本区的功能是设置采用下列哪种信号完整性设计规则检查电路。

99

100 2．On-Line选项卡 3．执行电路板检查功能 9.2.2 清除错误标记
清除错误标记 执行菜单命令【TOOL】/【Reset Error Markers】，该命令能将违规位置高亮绿色错误标记清除掉。