第六章 时序逻辑电路的分析与设计 各位老师，同学，大家好！

Presentation on theme: "第六章 时序逻辑电路的分析与设计 各位老师，同学，大家好！"— Presentation transcript:

1 第六章 时序逻辑电路的分析与设计 各位老师，同学，大家好！
我的硕士论文的题目是：在体软组织生物力学参数采集系统。我将从五个方面来介绍我的项目。 （翻页） 西安交通大学生命科学与技术学院

2 主要内容 一、时序电路定义和分类 二、时序电路的功能描述方法 三、同步时序电路的分析 四、同步时序电路的设计 02
西安交通大学生命科学与技术学院

3 一、时序电路的定义和分类 定义：任一时刻电路的输出不仅与该时刻的输入相关，而且与电路中触发器的原始状态有关。
不严格地说，时序逻辑电路就是含有触发器的电路 03

4 时序逻辑电路的分类 按触发器状态转换的步调分：同步与异步 按电路输出信号的特点分：Mealy和Moore Mealy型的输出与输入X直接相关
特殊Moore型是无输入X的电路，输出Z则可有可无 04

5 Mealy和Moore电路的例子 Z=XQ1Q0 Z＝Q1Q0
K J =1 & Z Q0 Q1 X CP FF1 FF0 同步电路，CP 下降沿作用

6 二、时序电路的功能描述方法 1）逻辑方程 2）状态转移表 3）状态转移图 4）时序图 06

7 功能描述方法之一：逻辑方程 包括： 1）激励方程 2）输出方程 3）状态方程 07

8 K J =1 & Z Q0 Q1 X CP FF1 FF0 激励方程： 输出方程： 状态方程： 08

9 功能描述方法之二：状态转移表 不同电路画法不同： 1）Mealy电路 2）Moore电路 3）特殊Moore电路 09

10 列表描述电路输出、次态与输入、 现态之间的关系
Mealy型 Moore型 Q1n＋1Q0n+1 Z 1 Q1Q0 X 0 0 0 1 1 1 1 0 01/0 10/0 00/0 11/0 11/1 Q1n＋1Q0n+1 Z X Q1Q0 1 0 0 0 1 1 1 1 0 01 10 00 11 11 00 10 01 1 列表描述电路输出、次态与输入、 现态之间的关系 10

11 电路没有输入和输出时的状态表 特殊Moore型状态表，Z也可以没有 11

12 功能描述方法之三：状态转移图 用图形来描述电路输出、次态与输入、现态之间的关系 不同电路画法不同： 1）Mealy电路 2）Moore电路
12

13 Mealy型状态图 箭头旁标注的是外输入X和外输出Z:
00 01 11 10 1/0 0/0 1/1 X/Z Q1Q0 箭头旁标注的是外输入X和外输出Z: X/Z 13

14 注意： 右图没有外输入和输出，时钟来后状态无条件转移，次态就是电路的输出
Moore型状态图 特殊Moore型状态图 00/0 01/0 10/1 11/1 1 000 001 010 011 100 Q2Q1Q0 Q1Q0/Z X 注意： 右图没有外输入和输出，时钟来后状态无条件转移，次态就是电路的输出 14

15 功能描述方法之四：时序图 以时序波形的形式描述电路状态、输出Z与输入X之间的关系。 15

16 三、时序电路的分析 16

17 分析电路的最终目的是甚么？ 已知时序电路图，要求找出该电路的功能 17

18 时序电路的分析方法 触发器的激励方程。 2.根据已写出的激励方程和所用的触发器的 特征方程，写出各触发器的状态方程。
1. 根据逻辑图写出时序电路的输出方程和各 触发器的激励方程。 2.根据已写出的激励方程和所用的触发器的 特征方程，写出各触发器的状态方程。 3.根据时序电路的状态方程和输出方程，建立状态转移表，进而可以画出状态图和时序波形图。 4.根据状态图或时序图分析电路的逻辑功能。 18

19 分析步骤图示： 逻辑电路 输出方程 激励方程 状态方程 状态表 电路功能 状态转移图 时序图 19

20 例1 分析下列时序逻辑电路的功能。 K J =1 & Z Q0 Q1 X CP FF1 FF0 20

21 电路观察 同步、Mealy型电路 输入： X、Q1、Q0 输出：Z、 Q1n+1、Q0n+1 21

22 解： （1）求激励方程和输出方程： （2）求状态方程： 22

23 根据逻辑方程填Q1 、Q0 和Z的K图如图(a)、(b)、(c)所示：
（3）列状态表： 根据逻辑方程填Q1 、Q0 和Z的K图如图(a)、(b)、(c)所示： n+1 n+1 23

24 将上述三表合并得Mealy标准状态表，如图(d)所示：
24

25 （4）画状态转移图： 25

26 当外部输入X = 0 时，状态转移按 00→01→ 10→11→00→ … 循环变化，实现模 4 加法计数器功能。
（5）逻辑功能分析： 当外部输入X = 0 时，状态转移按 00→01→ 10→11→00→ … 循环变化，实现模 4 加法计数器功能。 2.当外部输入X = 1 时，状态转移按 00→11→ 10→01→00→ … 循环变化，实现模 4 减法 计数器功能。 结论：该电路是一个 同步模4可逆计数器。 X- 加/减控制信号 Z- 进/借位输出 26

27 关于计数器 1. 定义：有状态闭合环的时序电路 2. 模与触发器的个数的关系 3. 加法、减法、可逆计数器 27

28 例2 分析下列时序逻辑电路的功能。 Q2 CP Q1 FF1 D1 FF2 D2 FF0 D0 & Q0 Z 28

29 电路观察 同步、特殊Moore型电路 输入： Q2、 Q1、Q0 输出：Z、 Q2n+1、 Q1n+1、Q0n+1 29

30 解： （1）求激励方程和输出方程： （2）求状态方程： 30

31 （3）列状态表： 31

32 （4）画状态转移图： 有效状态和无效状态的概念 Q2Q1Q0 / Z 000/0 100/0 010/0 101/1 001/1 011/1
111/1 110/0 有效状态和无效状态的概念 32

33 随着CP节拍的到来，电路在七个有效状态中循环变化
（5）逻辑功能分析： 随着CP节拍的到来，电路在七个有效状态中循环变化 2.输出Z 也在 七个数中循环。说 明该电路输出一个周期的数字序列信号 3.电路是可自启动的。 结论：该电路是一个 序列信号发生器。 33

34 什么是可自启动电路？ 时序电路中的所有无效状态经过数个CP脉冲后都能进入有效状态环，称电路为可自启动电路。 34

35 可自启动电路与不可自启动电路举例 000/0 100/0 010/0 101/1 001/1 011/1 111/1 110/0
Q2Q1Q0 / Z 35

36 关于序列信号发生器 定义：能输出一个周期序列的电路； 2. 电路特点：一般无输入X，有输出Z， 属于特殊Moore型电路；
3. 结构：实质是一个模为N的计数器 加上一个组合电路构成。设周期序 列中01的个数是N。 36

37 例3 分析下列时序逻辑电路的功能。 K J 1 & Z Q0 Q1 X CP FF1 FF0 37

38 电路观察 同步、Mealy型电路 输入：X、Q1、Q0 输出：Z、Q1n+1、Q0n+1 38

39 解： （1）求激励方程和输出方程： （2）求状态方程： 39

40 根据逻辑方程填Q1 、Q0 和Z的K图如图(a)、(b)、(c)所示：
（3）列状态表： 根据逻辑方程填Q1 、Q0 和Z的K图如图(a)、(b)、(c)所示： n+1 n+1 40

41 将上述三表合并得Mealy标准状态表，如图(d)所示：
41

42 （4）画Mealy型电路的状态转移图： 1/0 0/0 00 10 0/0 X/Z 0/0 1/0 0/0 Q1Q0 01 11 1/1
42

43 （5）逻辑功能分析： 01状态不在有效状态环内，不考虑； 2. 电路是可自启动的； 3. Z＝1 出现在X连续输入三个1之后，输出
代表了连续的三个1输入。 结论：该电路是一个 111 序列检测器。 43

44 例4 分析下列时序逻辑电路的功能。 44

45 同步、特殊Moore型电路 输入： Q2、 Q1、Q0 输出：三个Z、 Q2n+1、 Q1n+1、Q0n+1 电路观察 45

46 解： （1）求激励方程和输出方程： （2）求状态方程： 46

47 （3）列特殊Moore型电路的状态表： 47

48 （4）画状态转移图： 48

49 （5）画波形图： 49

50 由以上分析可见，该电路在CP 脉冲作用下，把宽度为T的脉冲以三次分配给Q0、Q1和Q2各端，故该电路是一个脉冲分配器。
（6）逻辑功能分析： 由以上分析可见，该电路在CP 脉冲作用下，把宽度为T的脉冲以三次分配给Q0、Q1和Q2各端，故该电路是一个脉冲分配器。 由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路有自启动能力。 50

51 已学过的时序电路 1）计数器 2）序列发生器 3）序列检测器 4）脉冲分配器 51

52 四、时序电路的设计 52

53 时序电路设计的最终目的是甚么？ 已知对待设计电路的要求，目标是画出电路图， 主要包含下列电路设计： 1）计数器电路 2）序列信号发生器
3）序列信号检测器 53

54 一、计数器设计 54

55 计数器的设计步骤 设计要求 二进制状态表 电路图 输出函数 激励函数 各触发器的卡诺图 55

56 例1 用D或JK触发器设计模5计数器。 状态变化为：000→001→ 011→101→110 解：
1. 电路无输入X 和输出Z，就是现态与次态 的状态转换。电路是特殊Moore型的; 2. 从状态情况推测，触发器应有三个; 3. 非完全描述，存在自启动问题。 56

57 （1）根据题意列特殊Moore型电路的状态表：
Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 1 × 这是三个触发器的现态与次态之间的关系 57

58 （2）根据状态表，画次态卡诺图, 求次态与现态的函数关系： Q0 Q2Q1 00 01 11 10 1 Q0 Q2Q1 00 01 11
1 Q2n＋1 Q0 Q2Q1 00 01 11 10 1 Q1n＋1 58

59 （2）根据状态表，画次态卡诺图, 求次态与现态的函数关系（续）： Q0 Q2Q1 00 01 11 10 1 Q0n＋1 59

60 如选用D触发器实现电路，注意到D触发器如下的特征函数，对照可得激励函数：
（3）根据所选触发器特征函数的特点， 确定各触发器的激励函数。 如选用D触发器实现电路，注意到D触发器如下的特征函数，对照可得激励函数： 60

61 根据上述K图的画圈情况或函数表达式，检查无效状态的去向，画出完整状态图
（4）自启动检查 根据上述K图的画圈情况或函数表达式，检查无效状态的去向，画出完整状态图 111 000 001 011 100 110 101 010 Q2Q1Q0 61

62 方法1：根据K图和有效状态的情况，酌情改变K图的圈法，例子如下：
（5）非自启动电路变为自启动电路 方法1：根据K图和有效状态的情况，酌情改变K图的圈法，例子如下： Q0 Q2Q1 00 01 11 10 1 Q2n＋1 Q0 Q2Q1 00 01 11 10 1 Q2n＋1

63 改变第一个K图的圈法后的状态图如下，可见电路已变为自启动的了。
111 010 001 110 000 011 101 100 Q2Q1Q0 63

64 （6）重新确定激励函数，画电路图 第一个K图的圈法改变后的激励函数： Q2 CP Q1 FF1 D1 FF2 D2 FF0 D0 & Q0
≥1 Q0 64

65 方法2：直接确定无效状态的次态为有效状态中的一个，重新寻找激励函数。这种方法简单但电路将稍微复杂。
Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 1 × Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 1

66 用JK触发器实现电路 如选用JK触发器实现电路，由于JK触发器的特征函数不同，求激励函数的方法也稍有不同。 66

67 已知三个JK触发器现态与次态之间的关系如下表所示：
Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 1 × 67

68 Q0 Q2Q1 00 01 11 10 1 触发器FF2的 K图是： 如选用JK触发器FF2 的特征方程应是：
1 Q2n＋1 触发器FF2的 K图是： 如选用JK触发器FF2 的特征方程应是： 从K图看Q2现态与次态的关系， 发现适当划分K图，求J2和K2非常方便。 68

69 Q0 Q2Q1 00 01 11 10 1 Q2n＋1 对划分后的K图分别 化简，得： 对比： 则有： 69

70 Q0 Q2Q1 00 01 11 10 1 Q0 Q2Q1 00 01 11 10 1 检查自启动 与画电路图略 Q1n＋1 Q0n＋1
1 Q1n＋1 Q0 Q2Q1 00 01 11 10 1 Q0n＋1 检查自启动 与画电路图略 70

71 例2 用D或JK触发器设计模7同步加 法计数器。 分析：1. 什么是同步加法计数器； 2. 触发器的个数至少3个；
3. 无需输入X 和输出Z，是一个 特殊Moore电路； 4. 非完全描述，有自启动问题。 71

72 根据题意，可列出状态表： Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 1 × 画K图求激励检查自启动，画电路图等略 72

73 二、序列信号发生器设计 73

74 复习关于序列信号发生器 定义：能输出一个周期序列的电路； 2. 电路特点：一般无输入X，有输出Z， 属于特殊Moore型电路；
3. 结构：实质是一个模为N的计数器加 上一个组合电路构成。设周期序列中 01的个数是N。 74

75 设计思路 1. 根据要设计的序列中的01个数N， 先设计一个模值为N的计数器； 2. 计数器中每个状态对应一个输出 的序列值；
2. 计数器中每个状态对应一个输出 的序列值； 3. 根据上述要求，画状态表。 75

76 例3 用D触发器设计能产生01011的序 列发生器。设计数器的状态变化 为：000→001→ 011→101→110 76

77 题目分析 1. 要发生的一个周期序列包含5个不同 状态； 2. 先设计一个模5的计数器，让每个有 效状态对应一个序列中的状态数；
所需触发器的个数至少3个； 3. 无需输入X，但有一个输出Z，是一 个特殊Moore电路； 4. 非完全描述，有自启动问题。 77

78 （1）根据题意，列状态表： 分析： 红线以左是要设计 一个可自启动的模 5计数器，前面已 经设计过了。这里 只看输出与现态的 关系。 78

79 （2）画输出Z的卡诺图： Q2Q1 00 01 11 10 Q0 1 Z 79

80 （3）画电路图 & ≥1 Z & ≥1 & D0 Q0 D1 Q1 D2 Q2 FF0 FF1 FF2 CP 80

81 例3 用JK触发器设计能产生0110111的序列发生器。 分析：1. 要发生的一个周期序列包含7个不同 状态；
2. 先设计一个模7的计数器，让每个有 效状态对应一个序列中的状态数， 题中没有限定状态； 3. 无需输入X，但有一个输出Z，是一 个特殊Moore电路； 4. 非完全描述，有自启动问题。 81

82 根据题意，可列状态表： 分析： 红线以左是要设计一个可自启动的模 7计数器 其余部分略去 82

83 总 结 对于某些典型的同步时序电路，直接从命题要求就可以列出状态编码表，如计数器和序列发生器，这类设计问题称为“给定状态时序电路的设计”。
总 结 对于某些典型的同步时序电路，直接从命题要求就可以列出状态编码表，如计数器和序列发生器，这类设计问题称为“给定状态时序电路的设计”。 83

84 给定状态时序电路的设计步骤 一、从题意写出状态转换表； 二、从状态转换表写出各个状态次态的K图 和输出的K图；
三、化简，如用JK则要对K图分区，如用D 则不用； 四、从化简后的状态方程中写出各个触发器 的激励函数； 五、检查自启动情况，需要时修改电路； 六、画电路图。（设计的电路可能不唯一） 84

85 三、非给定状态时序电路设计 （以序列信号检测器设计为例） 85

86 非给定状态时序电路的设计步骤 二进制状态表 输出函数 激励函数 原始状态图原始状态表 最简状态图最简状态表 设计要求 电路图
给定状态电路设计 86

87 例4 用JK触发器设计111序列检测器。 1. 电路的功能是连续输入3个或3个以上 的1时，电路输出1，否则输出0；
2. 电路应该有一个输入X，一个输出Z， 应有如下关系： 如 X 则 Z 3. 难以确定到底需要几个触发器。 87

88 （1）根据题意进行状态设置 具体做法如下： 设： S0 初态，电路没有收到有效的1； S1 收到一个有效的1； S2 收到两个有效的1；
这些状态是需要电路记忆的事件 88

89 （2）根据状态设置建立状态图和状态表 S2 S0 S1 S3 1 S 1/0 0/0 1/1 X/Z Sn＋1 Z X S0 S1 S2
1 S X S0 S1 S2 S3 S0 /0 S1 /0 S2 /0 S3 /1 X/Z 89

90 1. 状态设置时的重点是正确反映设计要求，可能有多余的状态；
（3）状态化简 1. 状态设置时的重点是正确反映设计要求，可能有多余的状态； 2. 多余状态导致电路复杂，需要化简。 3. 化简的核心是要找所谓的等价状态。 90

91 什么是状态的等价？ 定义：对两个状态Si 和Sj，如分别以之为初始状态，加入任意的输入，电路均产生相同的输出，称Si 和Sj 等价。
等价的状态可以合并。 91

92 如何判断状态的等价？ 判断状态表中两个状态等价的条件： 1. 相同输入有相同的输出 2. 相同输入时次态等价，次态等价指：
1. 相同输入有相同的输出 2. 相同输入时次态等价，次态等价指： （1）次态相同 或 （2）次态交错 或 （3）次态互为隐含条件 92

93 判断状态等价的举例 S2S5 输出相同，次态也相同，记[S2S5 ] S6S7 输出相同，在X＝0时次态交错，记[S6S7 ]
S1S3 输出相同，X = 1 时，次态交错；X＝0 时，次态分别是S2和S4 ， S2和S4是否等价又决定于S1和S3 ，这是互为隐含条件。记[S1S3 ]， [S2S4]。 由[S2S5 ]和[S2S4]有[S2S4S5] Sn＋1 Z 1 S X S1 S2 S3 S4 S5 S6 S7 S2 /0 S5 /1 S4 /0 S7 /1 S6 /1 S3 /0 S1 /0 S5 /0

94 化简后的状态图为： 1 S 1 S Sn＋1 Z X S1 S2 S3 S4 S5 S6 S7 S2 /0 S5 /1 S4 /0
1 S X S1 S2 S3 S4 S5 S6 S7 S2 /0 S5 /1 S4 /0 S7 /1 S6 /1 S3 /0 S1 /0 S5 /0 化简后的状态图为： Sn＋1 Z 1 S X S1 S2 S6 S2 /0 S2 /1 S6 /1 S1 /0 94

95 举例中的状态化简： 1 S 1 S Sn＋1 Z X S0 S1 S2 S3 S0 /0 S1 /0 S2 /0 S3 /1 Sn＋1 Z
1 S X S0 S1 S2 S3 S0 /0 S1 /0 S2 /0 S3 /1 Sn＋1 Z 1 S X S0 S1 S2 S0 /0 S1 /0 S2 /0 S2 /1 95

96 状态分配是给以字母表示的状态赋以合适的二进制代码，得到二进制的状态表。
（4）状态分配 状态分配是给以字母表示的状态赋以合适的二进制代码，得到二进制的状态表。 1. 分配时注意状态个数、二进制位数（触 发器个数）之间的关系; 2. 分配的原则仅供参考，可简单随意分配。 96

97 举例中化简后的状态分配： 设 S0＝00，S1＝01，S2＝10 1 S 1 Sn＋1 Z X S0 S1 S2 S0 /0 S1 /0
1 S X S0 S1 S2 S0 /0 S1 /0 S2 /0 S2 /1 Q1n＋1Q0n+1 Z 1 Q1Q0 X 0 0 0 1 1 0 00/0 01/0 10/0 10/1 设 S0＝00，S1＝01，S2＝10 97

98 状态分配的方案二： 设 S0＝00，S1＝10，S2＝11 1 S 1 Sn＋1 Z X S0 S1 S2 S0 /0 S1 /0
1 S X S0 S1 S2 S0 /0 S1 /0 S2 /0 S2 /1 Q1n＋1Q0n+1 Z 1 Q1Q0 X 0 0 1 0 1 1 00/0 10/0 11/0 11/1 设 S0＝00，S1＝10，S2＝11 98

99 将上述分配了二进制代码的状态表，一分为三，得到输出、次态与输入、现态之间的关系。
（5）确定激励函数与输出函数 将上述分配了二进制代码的状态表，一分为三，得到输出、次态与输入、现态之间的关系。 这时的设计回到了给定状态电路设计方法。 99

100 Q1 、Q0 和 Z 的 K 图分别如(a)(b)(c)所示：
n+1 n+1 Q1 、Q0 和 Z 的 K 图分别如(a)(b)(c)所示： 100

101 求状态方程： 求激励方程和输出方程： 自启动检查：电路可以自启动。 101

102 （6）画出电路图 K J 1 & Z Q0 Q1 X CP FF1 FF0 102

103 时序电路的应用举例 寄存器与移位寄存器 寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。 103

104 1. 二拍接收四位数据寄存器 Q3 Q2 Q1 Q0 & Q D A0 A1 A2 A3 CLR 取数脉冲 接收脉冲 ( CP ) 104

105 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。
2. 移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。 105

106 根据移位方向，常分成左移寄存器、右移寄存器 和 双向移位寄存器三种：
移位寄存器的分类： 根据移位方向，常分成左移寄存器、右移寄存器 和 双向移位寄存器三种： 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 106

107 单向移位寄存器举例 1. 单向右移。 2. 串入并出或串入串出 Q0 Q1 Q2 Q3 Ri D Q0 D Q1 D Q2 D Q3 R0
FF0 FF1 FF2 FF3 CP RD清0 1. 单向右移。 2. 串入并出或串入串出 107

108 根据移位数据的输入－输出方式，又可将它分为如下四种电路： 串行输入－串行输出 串行输入－并行输出 并行输入－串行输出 并行输入－并行输出
移位寄存器的分类： 根据移位数据的输入－输出方式，又可将它分为如下四种电路： 串行输入－串行输出 串行输入－并行输出 并行输入－串行输出 并行输入－并行输出 108

109 FF 串入－串出 FF 串入－并出 FF 并入－串出 FF 并入－并出 109

110 单向移位寄存器举例 四位并入 串出的左移寄存器
Q D & A0 A1 A2 A3 SD RD CLR LOAD 移位脉冲 CP 串行输出 数 据 预 置 3 2 1 存数脉冲 清零脉冲 四位并入 串出的左移寄存器 设A3A2A1A0 ＝ 1011，在存数脉冲作用下，并行输入数据，使 Q3Q2Q1Q0 ＝ 。 110

111 串行输出 Q3 D3 Q2 D2 Q1 D1 Q0 D0 Q3 Q2 Q1 Q0 移位脉冲 CP 并入初态 Q3Q2Q1Q0 ＝ 1011 左移过程 Q3Q2Q1Q0 D3D2D1D0 D0 ＝ 0 D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 111

112 双向移位寄存器 构成原理：既能左移又能右移。 给移位寄存器设置一个控制端如S，令S＝0 时左移；S＝1时右移即可。
集成组件74LS194就是这样的多功能移位寄存器。 112

113 工作方式 控制 74LS194 右移串行输入 左移串行输入 并行输入 VCC QA QB QC QD S1 S0 CP CLR L D C
16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 CLR L D C B A R GND 74LS194 右移串行输入 左移串行输入 并行输入 113

114 74LS194 功能表 关于74LS194 的具体应用下章讨论。 CLR CP S1 S0 Q 的功能 直接清零 1 0 0 保 持 1
直接清零 1 0 0 保 持 1 右移(从QA向右移动) 0 1 1 1 0 左移(从QD向左移动) 1 1 1 并行同步置数 关于74LS194 的具体应用下章讨论。 114

115 本章的内容就是这些，谢谢大家！