第五章 时序逻辑电路 第一节 时序电路概述 第二节 同步时序电路的分析 第三节 同步时序电路的设计 第四节 异步时序电路 小结.

Presentation on theme: "第五章 时序逻辑电路 第一节 时序电路概述 第二节 同步时序电路的分析 第三节 同步时序电路的设计 第四节 异步时序电路 小结."— Presentation transcript:

1 第五章 时序逻辑电路 第一节 时序电路概述 第二节 同步时序电路的分析 第三节 同步时序电路的设计 第四节 异步时序电路 小结

2 第一节 时序电路概述  组合电路与时序电路的区别 1. 组合电路： 2. 时序电路： 时序电路： + 电路的输出 只与电路的输入有关，
 组合电路与时序电路的区别 1. 组合电路： 电路的输出 只与电路的输入有关， 与电路的前一时刻的状态无关。 由触发器保存 2. 时序电路： 取决于该时刻电路的输入 电路在某一给定时刻的输出 还取决于前一时刻电路的状态 时序电路： 组合电路 + 触发器 电路的状态与时间顺序有关

3 第一节 时序电路概述  时序电路的结构 输入信号 输出信号 X1 Xn Z1 Zn 组合电路 输出方程：
 时序电路的结构 X1 Xn Z1 Zn 组合电路 输出方程： Z（tn） = F[X（tn），Y（tn）] Y1 YK W1 Wh 次态或新状态 现态，或原状态 状态方程： 控制信号 Y（tn+1）= G[W（tn），Y（tn）] 存储电路 控制方程: W（tn） = H[X（tn），Y（tn）] 输出状态 时钟信号 未注明 式中：tn、tn+1表示相邻的两个离散时间

4 第一节 时序电路概述  时序电路的分类 时序电路 1. 输出Z（tn）与现态Y（tn）及输入X（tn）的关系分： F[Y（tn）]
 时序电路的分类 1. 输出Z（tn）与现态Y（tn）及输入X（tn）的关系分： F[Y（tn）] 穆尔型（Moore）电路 Z（tn） = F[X（tn），Y（tn）] 米莱型（Mealy） 2. 从控制时序状态的脉冲源来分： 同步： 存储电路里所有触发器由一个统一的时钟脉冲源控制 时序电路 异步： 没有统一的时钟脉冲

5 第二节 同步时序电路分析 讲义 P285 同 步 时 序 电 路 的 分 析 方 输入端的表达式， 如T、J、K、D。 法
写各触发器的控制函数 写电路的输出函数 组合电路的输出 写触发器的状态方程 描述输入与状态转换关系的表格 特性方程 作状态转换表及状态转换图 画出时钟脉冲作用下的输入、输出波形图 作时序波形图 得到电路的逻辑功能

6 同步时序电路分析 T1n = Xn T2n = XnQ1n Zn = XnQ2nQ1n
例：已知某同步时序电路的逻辑图，试分析电路的逻辑功能。 解： 1.写出各触发器的控制函数和电路的输出函数。 T1n = Xn T2n = XnQ1n 控制函数： Zn = XnQ2nQ1n 输出函数: Q1n 2.写状态方程 X Q2n X T触发器的状态方程为： Q1n 将T1n、 T2n代入则得到两个触发器的状态方程

7 同步时序电路分析 Q 1n+1=XnQ1n T1n = Xn Q2n+1 T2n = XnQ1n Zn = XnQ2nQ1n
描述输入与状态转换关系的表格 同步时序电路分析 输入：输入信号、触发器的输入及现态量 输出：触发器的次 态及组合输出Zn Q 1n+1=XnQ1n Q2n+1 T1n = Xn T2n = XnQ1n 3.作出电路的状态转换表及状态转换图 填表方法： Zn = XnQ2nQ1n 现 入 Xn 现 态 Q2n Q1n 现控制入 T2n T1n 次 态 Q2n+1 Q1n+1 现输出 Zn Xn Q2n Q1n 所有组合 T1n = Xn T2n = XnQ1n 求T1nT2nZn Zn = XnQ2nQ1n 由状态方程 求Q2n+1 Q1n+1 1 1

8 同步时序电路分析 转换条件 由状态表绘出状态图 转换方向 现 入 Xn 现 态 Q2n Q1n 现控制入 T2n T1n 次 态
次 态 Q2n+1 Q1n+1 现输出 Zn 1 电路状态 0/0 0/0 Xn/Zn 1/0 00 01 1/1 1/0 11 10 1/0 0/0 0/0

9 对于一些时序电路，从波形图更容易判断电路的逻辑功能
同步时序电路分析 4.作时序波形图 X=1模4加计数 初始状态Q2nQ1n为00，输入X 的序列为 。 X=1模4 加计数 X=0 保持原态 对于一些时序电路，从波形图更容易判断电路的逻辑功能 1 1 1 1 1 1 1 1

10 同步时序电路分析  电路属于米莱型、可控模4计数器电路。 5. 逻辑功能描述（逻辑行为分析） 00 01 10 11 1/0 1/1
Xn/Zn 0/0 由状态图得电路的逻辑功能： 电路是一个可控模4计数器。 X端是控制端，时钟脉冲作为计数脉冲输入。 X=1 初态为00时， 实现模4 加计数; X=0时 保持原态。 输出不仅取决于电路本身的状态，而且也与输入变量X有关。  电路属于米莱型、可控模4计数器电路。

11 说明： 同步时序逻辑电路中的冒险现象有两种： 组合电路部分引起的竞争冒险，使输出信号可能存在毛刺。
为了保证触发器可靠地翻转，触发脉冲与激励信号在时间配合上应满足一定的要求。然而，当激励信号和时钟信号同时改变，而且途径不同路径到达同一触发器时便可能产生竞争，引起触发器错误翻转，导致系统逻辑错误。

12 同步时序电路分析 同 步 时 序 电 路 的 分 析 方 法 写各触发器的控制函数 写电路的输出函数 写触发器的状态方程 简单的电路可直接
绘出状态转换图 作状态转换表及状态转换图 无要求可不画 作时序波形图 逻辑行为特性 得到电路的逻辑功能

13 第三节 同步时序电路的设计 讲义 P375 设计方法 状态转换表的简化 同步时序电路设计举例 不完全给定状态同步时序电路

14 讲义 P375 设 计 方 法 同步时序电路设计 状态设计 给定逻辑功能 写原始状态图 原始状态表 状态简化得最小化状态表 状态编码
选触发器类型，求控制函数、输出函数 检查电路能否自启动；仿真分析；消除毛刺影响 画逻辑电路图 画出全状态图，检查 设计结果，如不符合 要求，重新设计。

15 同步时序电路设计 例：设计一“011”序列检测器，每当输入011码时，对应 最后一个1，电路输出为1。 解：
（1）画出原始状态图（或称转移图）与原始状态表 输入端X： 输入一串行随机信号 输出端Z： 当X出现011序列时，Z=1；否则Z=0。 1/0 0/0 X 0/0 S n 1 A B 0/0 0/0 1/0 1/0 A B/0 A/0 B B/0 C/0 C B/0 D/1 D C 1/1 D B/0 A/0 Sn+1/Zn

16 同步时序电路设计 X S n 1 A B C D B/0 A/0 C/0 D/1 Sn+1/Zn 原始状态表 对任意输入，相应的输出都相同。
1 A B C D B/0 A/0 C/0 D/1 Sn+1/Zn 原始状态表 对任意输入，相应的输出都相同。 （2）状态简化 尽量采用相邻代码 等价状态可以合并为一个状态 （3）状态编码 00 01 10 11 A B C Q1Q0--两个触发器状态 X X S n 1 A B C B/0 A/0 C/0 A/1 Sn+1/Zn Q1nQ0n 0 0 01/0 00/0 0 1 01/0 10/0 1 0 01/0 00/1 Q1n+1Q0n+1/Zn

17 同步时序电路设计 （4）确定触发器类型，编写状态表，求控制函数及输出函数。  触发器类型： 选T触发器 状态转换表  编写状态表：
 触发器类型： 选T触发器 状态转换表  编写状态表： 现 入 Xn 现 态 Q1n Q0n 次 态 Q1n+1Q0n+1 现控制入 T1 T0 现输出 Zn 1）填X=0与X=1时 电路的现态与次态， 及相应的现输出。 1 同：T=0 不同：T=1 2）填写相应的Ｔ1、Ｔ0的状态。 1 1 根据现态与次态 决定T值。 1 3）填Ｔ1、Ｔ0的卡诺 图，求函数的表达式。

18 Q1Q0取11组合的态未使用，在卡诺图中暂按无关项处理。 根据化简时约束项的使用情况，反填状态表，得全状态表。
同步时序电路设计 Q1Q0取11组合的态未使用，在卡诺图中暂按无关项处理。 表达式为： 根据化简时约束项的使用情况，反填状态表，得全状态表。 T0： XQ1Q0为111时，以1对待； XQ1Q0为011时，以0对待。

19 同步时序电路设计 现 入 Xn 现 态 Q1n Q0n 现控制入 T1 T0 次 态 Q1n+1Q0n+1 现输出 Zn 0 0 0 1
次 态 Q1n+1Q0n+1 现输出 Zn 1 功能状态转换表 全 1 1 1 1 1

20 同步时序电路设计 （5）画逻辑电路图

21 同步时序电路设计 1 1 1 现 入 Xn 现 态 Q1n Q0n 现控制入 T1 T0 次 态 Q1n+1Q0n+1 现输出 Zn 0 0
1 现 入 Xn 现 态 Q1n Q0n 现控制入 T1 T0 次 态 Q1n+1Q0n+1 现输出 Zn 全功能状态转换表 （6）画全状态图 0/0 1/0 0/0 00 01 0/0 0/0 1/1 1/0 1/0 11 10

22 设 计 方 法 同步时序电路设计 给定逻辑功能 写原始状态图 原始状态表 状态简化得最小化状态表 状态编码
选触发器类型，求控制函数、输出函数 画逻辑电路图 画出全状态图， 检查设计，如不 符合要求，重新设计

23 状态转换表的简化 讲义 P142 次态循环 同样输入的条件下 1. 观察法简化 状态等价的判别方法： 关键找等价态 前提条件：输出必须相同，
1. 观察法简化 状态等价的判别方法： 关键找等价态 前提条件：输出必须相同， 然后看次态是否等价。 Sn+1/Zn X S n 1 A B C D B/0 C/0 E/1 D/0 A/0 E F G/1 E/0 G F/1 1）次态相同或某些次态和各自的现态相同 B、E等价，记为[B、E]。 2）次态交错 次态循环 如F和G，记为[F，G]。 3）次态互为隐含条件 A、C等价取决B、D，称B、D等价是A、C等价的隐含条件。 同理， A、C等价是B、D等价的隐含条件。 A、C和B、D互为隐含，A与C、B与D等价即[A，C]，[B、D。]

24 由于[B，E]，而[B，D]，则[D，E]。 得[A，C]、[F，G]、[B，D，E]。
相互等价状态的集合 状态转换表的简化 不被其它等价类所包含 由于[B，E]，而[B，D]，则[D，E]。 称它们为等价类。 将[B，D，E]称为最大等价类。 得[A，C]、[F，G]、[B，D，E]。 Sn+1/Zn X S n 1 A B C D B/0 C/0 E/1 D/0 A/0 E F G/1 E/0 G F/1 A F B Sn+1/Zn X S n 1 A B B/0 A/0 B/1 F F/1 简化 简化的实质： 寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。 返 回

25 状态简化 系统的比较方法 2. 隐含表法简化 缺头 X1X2 Sn A 00 01 11 10 B C D E F G H D/0 F/0
2. 隐含表法简化 缺头 X1X2 Sn A 00 01 11 10 B C D E F G H D/0 F/0 A/0 C/1 E/1 B/0 G/0 B/1 S n+1/Zn 例子 B C D E F G H   AF  DF BC BD BG DG BD AF   DG AF  状态不等价填“”; 状态等价填“”; 取决隐含条件的-- 将条件填在格中。 A B C D E F G 1）作隐含表 少尾 第一步 作隐含表 2）顺序比较

26 状态简化 第二步 关连比较 继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“×”。 A B C D E
第二步 关连比较 继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“×”。 A B C D E F G H  BD AF  DG DF BC BG X1X2 Sn 00 01 11 10 D/0 F/0 A/0 C/1 E/1 B/0 G/0 B/1 S n+1/Zn 例子        

27 未打“×”的方格，都代表一个等价状态对。 由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H]。
状态简化 构成等价类 [B、C、H] 第三步 寻找最大等价类 未打“×”的方格，都代表一个等价状态对。 由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H]。 用A表示 用B表示 全部最大等价类： A B C D E F G H  BD AF  DG DF BC BG [A，F]、[B，C，H]、 [D]、[E]、[G]。 第四步 状态合并，得最简状态表 S n+1/Zn X1X2 Sn A 00 01 11 10 B D E G D/0 A/0 C/1 E/1 B/0 B/1 G/0

28 同步时序电路设计举例 例：设计一个模可变的同步递增计数器。当控制信号Ｘ ＝0时为三进制计数器；Ｘ＝１时为四进制计数器。 解：
（1）作原始状态图 设 输入控制端： X 输出端：Ｚ1（三进制计数器的进位输出端） Ｚ2（四进制计数器的进位输出端） （2）确定触发器类型，求控制 函数和输出函数。 X/Z1，Z2 1/0 0/0 00 01 触发器类型： D 个数：2 0/1 0/0 1/1 1/0 根据Ｄ触发器的激励表与原始状态图，作状态表。 11 10 1/0

29 举例 全 状态转换表 现 入 X 现 态 Q1 Q0 次 态 Q1 Q0 现控制入 D1 D0 现输出 Z1 Z2 0 0 0 1 1
次 态 Q1 Q0 现控制入 D1 D0 现输出 Z1 Z2 1 1 1 1 1 1 从卡诺图看出，约束项均未使用，按“0”处理填入表中，得全状态表。 输出：

30 举例 （3）画出逻辑图

31 举例 4. 画出全状态图 00 01 10 11 0/0 0/1 1/1 1/0 0/0 电路是一个自启动电路，完成设计要求。 仿真

32 设 计 方 法 同步时序电路设计 给定逻辑功能 写原始状态图 原始状态表 状态简化得最小化状态表 状态编码
选触发器类型，求控制函数、输出函数 画逻辑电路图 画出全状态图， 检查设计，如不 符合要求，重新设计

33 不完全给定状态同步时序电路 定义：当某些次态和输出不能由设计要求给定，而是可以根据简化的需要随意设置时，叫做数字逻辑系统的不完全确定状态。不能确定的状态和输出用d表示，在简化状态表时d（或Φ）可以代表所需要的状态或输出 。 完全给定状态逻辑化简中用到了状态等效的概念 不完全给定状态逻辑化简中将引入状态相容的概念 是指一个状态的次态和输出可能有与另一个状态等效的可能性，二者是否等效，要看系统的状态组合，这就是不完全确定性所引出的多解性 是指从电路外部看两状态对输入的响应完全相同

34 不完全给定状态同步时序电路 举例说明不完全给定状态的简化，如图所示的数字逻辑系统。 ： 解： （1）绘制隐含表 状态相容判断
 输出相同，次态相同  输出相同，次态交错  输出相同，次态循环 由于任意项d的存在，AB、AC、AE、BC、BE、CE和DE相容。 AD相容的条件是CD。BD、CD不相容。

35 不完全给定状态同步时序电路 （2）找出最大相容类
与等效类类似，两两相容的状态集合叫做相容类，所有相容状态组成的相容类集合叫做最大相容类。根据上述判别，可以找出相容状态对AB、AC、AE、BC、BE、CE和DE，并绘制出最大相容类圆，如图 (b)所示。 从图上可以找出如下最大相容类组： ABCE、DE；ABCE、D； ABC、DE； AB、CDE 还可以选出其他的最大相容类。

36 不完全给定状态同步时序电路 （3）建立最小状态表
用最大相容类寻找最小状态表就是要从最大相容类中找到一组相容类，使每个相容类可以用一个状态来表示，由这组状态构成最小状态表。这组相容类必须满足三个条件： 第一、满足覆盖性。所选相容类集合中必须包含原始状态表中的所有状态。 如果不能覆盖所有的原始状态，则简化结果就会与原始系统的数字逻辑功能不一致。为保证简化状态系统与原设计系统具有完全相同的逻辑功能，经过简化的系统必须既有完整的覆盖性 第二、满足最小性。即所选相容类集合中相容类个数最少 第三、满足闭合性。即所选相容类集合中任一相容类，在原始状态表中任何一种输入条件下，其次态必须属于该集合中的一个相容类。 闭合性是对相容状态所对应的次态进行检查，任何次态不能同时属于两个相容状态。如果经过简化的逻辑系统不能具有闭合性，则说明系统中仍存在没有合并的相容状态，简化结果不是系统的最简状态。 同时具备最小、闭合和覆盖三个条件的相容类集合，称为最小闭合覆盖，不完全给定状态表的简化，就是寻找一个最小闭合覆盖。

37 不完全给定状态同步时序电路 第二组相容类不满足闭合条件,即次态BE既不属于相容类CDE,也不属于AB 对相容类组做覆盖闭合表： 相容类
覆盖表 闭合表 A B C D E X=0 X=1 ABCE BE DE 第一组 相容类 覆盖表 闭合表 A B C D E X=0 X=1 AB d CDE BE 第二组 第一组相容类满足三个条件，就是要求的最小闭合覆盖，令A’=ABCE，B’=DE,由此得到简化的状态表。

38 第四节 异步时序电路 主要介绍异步时序电路的分析 分 类 脉冲异步时序电路： 输入信号是脉冲信号 电平异步时序电路： 输入信号是电平
第四节 异步时序电路 主要介绍异步时序电路的分析 分 类 脉冲异步时序电路： 输入信号是脉冲信号 电平异步时序电路： 输入信号是电平 例：分析图示时序电路。 解： 该电路是异步 注：异步电路的分析应考虑时钟信号 2 1

39 异步时序电路分析 方程成立无时 钟，保持原态。 （1）各触发器的控制函数和时钟方程 2 1 0 （2）各触发器的状态方程 J1=K1=1
1号触发器处于计数状态，但且仅当Q0为下降沿的时候。 1）J0=0，K0=1，置0状态。 2）J0=K0=1 ，计数状态。 2号触发器Q2为0的情况多于1，因此，0号触发器常处于计数状态。 异步时序电路分析 方程成立无时 钟，保持原态。 （1）各触发器的控制函数和时钟方程 （2）各触发器的状态方程 1）J2=0，K2=1，置0状态。 2）J2=K2=1，计数状态。 2号触发器J2为0的情况多于1，因此，2号触发器常处于置0状态。

40 异步时序电路分析 （3）态序表 “1”表示有时钟跳变沿 “0”表示无时钟跳变沿 计数脉冲CP Q2 Q1 Q0 CP2 CP1 CP0
模5异步 计数器 1 1 1 1 2 1 1 1 1 3 1 1 1 1 4 1 1 1 1 5 1 1

41 异步时序电路分析 000 时序图 设初态 为： 逻辑功能： 电路为一模5异步计数器

42 时序电路可分为同步和异步时序电路、穆尓型和米萊型。
小 结  时序电路由记忆电路和组合电路两部分组成，具有 存储作用。 时序电路可分为同步和异步时序电路、穆尓型和米萊型。 同步时序电路的分析 步骤  同步时序电路 同步时序电路的设计 步骤 脉冲异步时序电路  异步时序电路 电平异步时序电路 主要介绍脉冲异步时序电路的分析 步骤

43 计科第五章 作业 一、讲义P157， 习题3-11状态化简 二、讲义P333， 习题5-11、5-15
计科第五章 作业 一、讲义P157， 习题3-11状态化简 二、讲义P333， 习题5-11、5-15 三、讲义P398， 习题6-10、6-11

44 作 业 5-1、 5-2、 5-6、 5-9、 5-10、 5-12、 5-13、 5-17、