一种应用于 PPAC 探测器的 多通道滤波成形芯片的设计 报告人: 蒲天磊 苏弘 千奕 单位: 中科院近物所 核电子学组 近物所 核电子学组 1
报告内容 1. 背景介绍 2. 滤波成形电路的设计 3. 电路的设计与仿真 4. 总结及展望 近物所 核电子学组 2
1. 应用背景 兰州重离子加速器 (HIRFL) 放射性次级束流 线 (RIBLL) 是我国中能重离子放射束流装置 束流强度随运行状态改善 目标: 提高实验效率 节省试验时间 要求: 承受高计数率 高探测效率 在线监测 精确测量入射粒子与反应产物径迹 提供高分辨率时间信息 图 兰州重离子加速器( HIRFL ) 近物所 核电子学组 3
新型高性能 PPAC () 逐条 (strip) 读出方式 x 与 y 方向各 100 个读出 strip 高计数率 (10 5 /s) 高探测效率 对前端电子学的要求: 低噪声 高集成度 高速 低功耗 高可靠性 近物所 核电子学组 4
滤波成形芯片设计指标: 二档成形时间 50ns 、 100ns 多通道 (四通道) 每通道包括极零相消、滤波成形、输出 buffer 三个单元。 线性度优于 1% 图 PPAC 探测器的前端读出芯片结构 近物所 核电子学组 5
2. 滤波成形电路的设计 2.1 整体结构 2.2 极零相消部分 2.3 低通滤波器的选型 2.4 低通滤波器的具体设计 近物所 核电子学组 6
2.1 整体结构 整体结构 滤波成形芯片的结构包括三个部分 图 芯片设计结构图 近物所 核电子学组 7
2.2 极零相消部分 电容 工作在非饱和区的 MOS 管作为电阻 有非线性影响 当漏源电压非常小 管子导通电阻小信号电阻 非线性减小 等效电阻大小为 对于给定工艺要求得到兆欧量级的电阻 在有限的 K 值条件下 (V GS -V T ) 很小 流过源漏区电流在 nA 量级 L 取最大, W 取合适值 图 极零相消结构原理图 近物所 核电子学组 8
2.3 低通滤波器的选型 无源滤波器 (RC) m 无复数极点 同效果器件多 有源滤波器 能实现复数极点 用放大器进行级间隔离 包含能够实现二阶极点的二阶 低通滤波器 近物所 核电子学组 有源滤波器 9
2.3 低通滤波器的选型 类型 ButterworthChebyshevBessel 通带最平坦相等纹波平坦区最小 截频衰减陡度中衰减陡度大衰减陡度差 相频非线性 线性 优点通带最平坦陡度最大群延迟相等 缺点阶跃过冲振铃通带幅频不平坦信号选通能力差 适用信号选通信号处理,维持原 信号关系 ( 图片均来源于 ADI Linear Circuit Design Handbook ) 近物所 核电子学组 图 三种滤波器的幅频与相频特性曲线 10
类型 ButterworthChebyshevBessel 要求 不失真的再现信号 对于脉冲响应不能有过冲 滤波器对于频率选通特性要求不高 选择 Bessel 型滤波器 近物所 核电子学组 图 三种滤波器对阶跃信号的响应 图 三种滤波器对脉冲信号的响应 2.3 低通滤波器的选型 11
2.4 低通滤波器的具体设计 第一级 单极点低通滤波器 第二级 双极点低通滤波器 可分为两级设计: 三阶 Bessel 多项式: 图 Sallen-key low pass 图 MFB low pass 图 单极点 有源低通滤波 近物所 核电子学组 12
Sallen-key low pass 优点 对放大器要求低 主要作为一个缓冲器使用 单位增益时运放能用较低增益带宽积放 大器实现高频处理 同相结构 缺点 対元件值变化敏感 MFB(Multiple feedback)Lowpass 优点 対元件值变化不敏感 缺点 对放大器要求较高 元器件较多 难以实现高 Q 、高频 反向配置 两种实现复数极点的二阶滤波器特点比较 为使最大增益误差限定在 1% 内, 二阶滤波器 : 针对 50ns 成形时间, >200Mhz 对放大器要求太高 MFB 不适用,选择 Sallen-Key 结构 近物所 核电子学组 13
2.4 低通滤波器的具体设计 根据 初步选择截频为,, 图 Sallen-Key low pass filter 近物所 核电子学组 14
2.4 低通滤波器的具体设计 进行初步计算 调整电容值 目的:电阻值固定,作为调节成形时间 的变量单元 在 IC EDA 平台上搭建测试电路 使用理想元件对整体电路进行仿真 使用宏模型对整体电路进行仿真 确定对应设计指标所需要的放大器性能 进行放大器设计 将放大器加入原电路进行仿真,直到符 合预期设计指标 图 Excel 搭建的简化计算平台 图 宏模型仿真结构 近物所 核电子学组 15
3. 电路的设计与仿真 3.1 各模块的设计与仿真 查表的设计方法 放大器设计 classAB 设计 mos 电阻的仿真 低通滤波器仿真 3.2 版图的制作 3.3 整体仿真与后仿 3.4 问题分析 近物所 核电子学组 16
3.1.1 查表的设计方法 平方律的设计方法 可以通过手算来进行设计 可以脱离计算机进行设计 准确性低,后期需花费大量时间调整 对增益与频率的分析不足 基于 gm/Id 的设计方法 需要查找工艺仿真得到的曲线 需要计算机辅助 准确性高,短沟道效应 直观的判断可达到的频率与增益 图 手算模型与仿真模型差异 近物所 核电子学组 17
3.1.2 放大器设计 放大器结构 折叠式共源共栅 第二级共漏连接 放大器的设计 ( 均为后仿值 ) 直流工作点 交流仿真 带宽 59.7 Mhz 相位裕度 48 degree 低频增益 dB CMRR dB PSRR 211 dB 瞬态仿真 SR+ 4.7*10 7 V/s SR- 2.68*10 7 V/s 输入输出动态范围 输入动态范围 0-2.3V 输出动态范围 V 近物所 核电子学组 图 放大器的原理图 图 放大器的版图 18
3.1.3 classAB 设计 ClassAB 输出级 第一级与放大器第一级结构相同 尺寸不同 第二级,使用浮地电压源偏置的 classAB 输出级 输出级的设置上,为使悬浮电压源正常工作, 需要在闭环条件下进行仿真来确定工作状态 输出级设计(均为后仿值) 增益带宽积 95khz 0.12 Mhz 22.8dB Gain 21dB 近物所 核电子学组 图 ClassAB 输出级的原理图 图 ClassAB 输出级的版图 19
3.1.4 mos 电阻的仿真 mos 电阻计算仿真 实现百兆欧以上电阻 Mos 管近似工作在截止区 难用理论计算 通过仿真来确定栅控制电压大小及栅电压敏感 度 mos 电阻仿真方法 添加电压源,通过测定电压的方法。 使用 AC 仿真,在 MOS 管两端在基本工作 电位上为一端添加给定幅值电压, plot 电流 mos 电阻仿真结论 采用单管在最小尺寸也可能使得电阻对 栅电压敏感,故采用双管来控制。 考虑到可能会应用在负信号条件下,故 阱衬底接地。 近物所 核电子学组 横轴为频率,纵轴为电流 紫色 单 pmos 管 基级接 VDD 绿色 单 pmos 管 基级接源级 蓝色 双 pmos 管 基级接 VDD 红色 理想电阻 单 mos 源基相连 理想 电阻 单 mos 衬底接 vdd 双 mos 衬底 vdd 图 四种电阻实现方式 20
3.1.5 滤波成形 AC 仿真 滤波器 AC 仿真 滤波器为贝塞尔型滤波器 针对不同的成形时 间滤波器截频不同 滤波成形电路 AC 仿真 滤波成形电路是一个带 有增益,具有一个零点 与三个极点的系统。 在电路的输入端配置信号源 近物所 核电子学组 21 图 低通滤波器幅频相频特性 图 成形电路幅频相频特性
3.2 版图的制作 图中为各主要模块版图, 在通过 DRC 、 LVS 后 PEX 提取寄生参数进行后仿,并与 原理图仿真进行了比较,并进行相应修改。 版图设计过程中,使用了共质心、四方交叉、 dummy 栅等方法减小电路失配 通过防 latch up 检查、对电流通路进行了检查以防止金属迁移 图 输出级放大器图 放大器版图 图 基准源与偏置部分图 档位控制逻辑图 滤波成形电路(单通道) 近物所 核电子学组 22
3.2 版图的制作 整体版图绘制 在版图绘制初期对 IO 进行了定义,后期设计过程中经过几次修改最终确定了布局。 对于敏感的输入 IO ,尽量拉开和其他管脚距离并且在线的寄生电容电阻之间取折中 减小。 DRC 、 LVS 、 latch up DRC 、 LVS 通过,并提取 (R+C) 寄生参数进行整体后仿 3.3 整体的仿真与后仿 近物所 核电子学组 图 芯片整体版图 实际大小为 3*1.4mm 2 23
3.3 整体的仿真与后仿 原理图仿真 前仿文件为提取出的 spectre 网表 前仿直观,可直接跟对应器 件挂钩 提取寄生后 后仿 后仿文件为 calibre_rc 后仿由于寄生元件太多,不 够直观 前后仿在成形时间上差异 不大,延迟与打峰时间均 考虑后,差距不到 2ns 四个通道前仿存在的差异(因为使用的输出 IO PAD 不同),在后仿 中,相近条件输出通道的差异在 uV 量级。 近物所 核电子学组 24 前后仿在幅值上存在差 异,对应 800mV 输入信 号,差距为 97mV 图 后仿的瞬态输出波形,输入信号从 0v 到 1v
25 图 输出波形的前仿后仿差别 图 各点的输出波形
26 图 不同幅度输入信号输出 差异
3.3 整体的仿真与后仿 积分非线性:输出电压范围 ( V) , 优于 0.1% 近物所 核电子学组 27
3.4 问题分析 1. 前后仿增益误差较大。 可能原因,寄生电阻影响,电阻失配。 解决方法: 1. 将增益调整到电路中,如采用带增益的滤波器结构。 2. 增加电阻绝对 值,降低电阻负载影响。 2. mos 电阻的非线性影响。 Mos 电阻随着 V DS 电压不同,具有非线性,而信号肯定存在于一端,故 mos 电阻存 在非线性 解决方法:使用其他结构构造零极点,实现极零相消。对 mos 电阻进行更深入的测 试,确定其非线性影响大小。 近物所 核电子学组 28
4 总结与展望 芯片设计过程中的收获: 通过电路的设计,对使用的.35 工艺的特性有了更深入的了解 对整个模拟 ASIC 设计的流程有更清晰的认识 接下来的工作 进行流片: 已联系流片,芯片流片后将进行进一步测试。 下一版的改进: 将实验室已有一定基础的前放设计和滤波成形设计结合起来并进一步改进,以设计下一 版电路。 近物所 核电子学组 29
谢谢 欢迎大家来到兰州 来到近物所 参考文献及资料来源: 1 Darren A. Circuit Design: Know It All (Newnes Know It All)[J] 2 吴大正. 信号与线性系统分析 [M]// 信号与线性系统分析. 高等教育, 3 Linear circuit design handbook[M]. Newnes, 4 Baker R J. CMOS: circuit design, layout, and simulation[M]. John Wiley & Sons, 5 李小刚, 苏弘. 线性脉冲放大器 [J]. 核电子学与探测技术, 1999, 19(3): 6 He L, Deng Z, Li Y, et al. CASAGEM: A readout ASIC for MPGDs[C]//Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), 2012 IEEE. IEEE, 2012: 7 Anvar S, Baron P, Blank B, et al. AGET, the GET front-end ASIC, for the readout of the Time Projection Chambers used in nuclear physic experiments[C]//Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), 2011 IEEE. IEEE, 2011: 8 邵建辉, 李坚. 谱仪放大器中滤波成形电路的一种改进设计 [J]. 核电子学与探测技术, 2006, 26(5): DOI: /j.issn 近物所 核电子学组 30