第三章 组合逻辑电路的分析与设计 3.1 组合逻辑电路的分析方法和设计方法 3.2 编码器 3.3 译码器 3.4 算术运算电路

电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 3.1 组合逻辑电路的分析方法和设计方法 一.组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 每一个输出变量是全部 或部分输入变量的函数： L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai） …… Lj=fj（A1、A2、…、Ai）

二、组合逻辑电路的分析方法 分析过程一般包含以下几个步骤： 例3.1：组合电路如图所示，分析该电路的逻辑功能。

解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 1 L 真值表 （3）由表达式列出真值表。 （4）分析逻辑功能 ： 当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。

三、 组合逻辑电路的设计方法 设计过程的基本步骤： 1 L A BC 00 01 1 11 10 B C 例3.2：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）列真值表： 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 1 L 三人表决电路真值表 （3）用卡诺图化简。 A BC 00 01 1 11 10 B C 1

得最简与—或表达式： （4）画出逻辑图: （5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式： 画出逻辑图:

例3.2、在举重比赛中，有俩名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。 解：设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按为0。表示成功与否的灯为Y，合格为1，否则为0。 （1）根据逻辑要求列出真值表。

真 值 表

（2）由真值表写出表达式： （3）化简： Y=AB+AC 1 1 1

（4）画出逻辑电路图：

例3.3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 解： 设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。 （1）根据逻辑要求列出真值表。 (2)由真值表写逻辑表达式：

（3）变换： 用与非门实现 图（a） 用异或门实现 图 (b) 图（a） 图（b）

3.2 编码器 一.编码器的基本概念及工作原理 编码——将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程. 能够实现编码功能的数字电路称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系: 2n≥N

一、二进制编码器： 常见的编码器有8线-3线（有8个输入端，3个输出端），16线—4线（16个输入端，4个输出端）等等。 例1：设计一个8线-3线的编码器 解： （1）确定输入输出变量个数:由题意知输入为I0～I88个，输出为A1、A2 、A3。 （2）编码表见下表：（输入为高电平有效）

(3)由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：

二，非二进制编码器（以二－十进制编码器为例） 二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（输入10个互斥的数码，输出4位二进制代码） 1、BCD码：常用的几种BCD码 8421码、5421码、2421码、余三码. 2、10线－4线编码器

例2：设计一个8421 BCD码编码器 解： 输入信号I0～I9代表0～9共10个十进制信号，输出信号为Y0～Y3相应二进制代码. 列编码表

三、优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别最高的信号进行编码。 例 3 电话室有三种电话， 按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。 解： （１）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用×表示； 用Y1, Y2表示输出编码。

（２） 列真值表: 真值表如表３所示。 表3 例3的真值表 输 入 输 出 A B C Y1 Y2 1 × × 0 1 × 0 0 1 输 入 输 出 A B C Y1 Y2 1 × × 0 1 × 0 0 1 0 0 0 1 1 0

（３） 写逻辑表达式 （４） 画优先编码器逻辑图如图3所示。 图3 例3的优先编码逻辑图

在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 74LS148的符号图和管脚图

74LS148 功 能 表 输入使能端 输 入 输 出 扩展 使能输出 1 ×

优先编码器74LS148的应用  74LS148编码器的应用是非常广泛的。 例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。 还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度， 则检测传感器输出一个0电平到74LS148编码器的输入端， 编码器编码后输出三位二进制代码到微处理器进行控制。

3.3 译码器 一．译码器的基本概念及工作原理 译码：编码的逆过程，即将输入代码“翻译”成特定的输出信号。 译码器：实现译码功能的数字电路。 3.3 译码器 一．译码器的基本概念及工作原理 译码：编码的逆过程，即将输入代码“翻译”成特定的输出信号。 译码器：实现译码功能的数字电路。 分类:变量译码器和显示译码器。

二．变量译码器－译出输入变量的状态。 2线—4线译码器 3线—8线译码器 4线—16线译码器 1、二进制译码器：输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1） 2线—4线译码器 3线—8线译码器 4线—16线译码器

例：用与非门设计3线—8线译码器 解：（1）列出译码表：

（2）写出各输出函数表达式：

（3）画出逻辑电路图：

2、集成译码器 （1）.集成二进制译码器74LS138

功能表如下： 其中

（２）集成8421 BCD码译码器74LS42

功 能 表

3、变量译码器的应用 （1）实现逻辑函数 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。 例1 试用译码器和门电路实现逻辑函数

解： （1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。 =m3+m5+m6+m7 （2）该函数有三个变量，所以选用3线—8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。

1 G A 74LS138 2A 2B 2 Y 7 3 4 5 6 B C 图1 例1逻辑图

（2）译码器的扩展 用两片74LS138扩展为4线—16线译码器 G 74LS138(2) A 74LS138(1) +5v Y 1 2A 2B 74LS138(2) A 2 74LS138(1) +5v 3 _ 6 Y 4 5 7 9 14 10 12 13 11 15 8

当A=0时，低位片74LS138(1)工作，对输入A3、A2、A1、A0进行译码，还原出Y0～Y7，则高位禁止工作；当A=1时，高位片74LS138(2)工作，还原出Y８～Y１5，而低位片禁止工作。

三、显示译码器: 按显示方式分:有字型重叠式、点阵式、分段式等。 按发光物质分:有半导体显示器（又称发光二极管(LED)显示器）、荧光显示器、液晶显示器、气体放电管显示器等 它通常由译码器、驱动器和显示器等部分组成

按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种 1．七段数字显示器原理 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种 图 2半导体显示器（a） 管脚排列图; (b) 共阴极接线图; (c) 共阳级接线图

图 3 七段数字显示器发光段组合图

2．七段显示译码器74LS48 图 4 74LS48的管脚排列图

74LS48显示译码器的功能表

为试灯输入： 当 =0时，/ =1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏; 当 =1时，译码器方可进行译码显示。 用来动态灭零，当 = 1时， 且 =0， 输入A3A2A1A0=0000时，则/ =0使数字符的各段熄灭； / 为灭灯输入/灭灯输出，当 =0时不管输入如何, 数码管不显示数字； 为控制低位灭零信号,当=1时, 说明本位处于显示状态;若 =0, 且低位为零, 则低位零被熄灭。 /

3.4算术运算电路 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。

列出半加器的真值表： 由真值表直接写出表达式:

画出逻辑电路图。

如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器和逻辑符号

2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算 分别是被加数和加数， 为相邻低位的进位， 为本位的和， 为本位的进位。

由真值表直接写出逻辑表达式，再经代数法化简和转换得：

根据逻辑表达式画出全加器的逻辑电路图：

二、多位数加法器 4位串行进位加法器

由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI

本章小结 1．组合逻辑电路的特点是:电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 2. 组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。

3. 组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图 4.具有特定功能常用的一些组合逻辑功能如编码器，译码器，比较器，全加器等，介绍了它们的逻辑功能，集成芯片及集成电路的扩展和应用。其中，编码器和译码器功能相反，都设有使能控制端，便于多片连接扩展;数字比较器用来比较数的大小；加法器用来实现算术运算。