《计算机组成原理》 2002考研题及答案 北京邮电大学

北京邮电大学2002年硕士研究生入学考试试题 一 .选择题 （每小题1分，共10分）。 1.在机器数___中，零的表示形式是唯一的。 A. 原码 B.补码 C. 补码和移码 D. 原码和反码 2. 下列数中最小的数是___. A.(101001)2 B.(52)8 C.(101001)BCD D.(233)16 3. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是___。 A. 8, 512 B. 512, 8 C. 18, 8 D. 19 ,8 4. 在下面描述的汇编语言基本概念中，不正确的表述是___。 A. 对程序员的训练要求来说，需要硬件知识。 B. 汇编语言对机器的依赖性高。 C. 用汇编语言编写程序的难度比高级语言小。 D. 汇编语言编写的程序执行速度比高级语言慢。 5．交叉存储器实质上是一种___存储器，它能___执行___独立的读写操作。 A. 模块式，并行，多个 B.模块式，串行，多个 C. 整体式，并行，一个 D.整体式，串行，多个 C C D C,D A

6．流水CPU是由一系列叫做“段”的处理线路所组成。和具有m个并行部件的CPU相比，一个m段流水线CPU___。 A. 具有同等水平的吞吐能力 B. 不具备同等水平的吞吐能力 C. 吞吐能力大于前者的吞吐能力 D. 吞吐能力小于前者的吞吐能力 7．计算机使用总线结构的主要优点是便于实现积木化，同时___。 A.减少了信息传输量 B. 提高了信息传输的速度 C.减少了信息传输线的条数 D. 有利于芯片中布线 8．CRT的分辨率为1024×1024像素，像素的颜色数为256。则刷新存储器的容量是___。 A. 512KB B.1MB C. 256KB D. 2MB 9.一台计算机对n个数据源进行分时采集送入主存，然后分时处理。采集数据时，最好的方法是使用___。 A.堆栈缓冲区 B. 一个指针的单缓冲区 C.两个指针的单缓冲区 D. n个指针的n个缓冲区 10.发生中断请求的条件是______。 A．一条指令执行结束 B.一次I/O操作结束 C．机器内部发生故障 D.一次DMA操作结束 A C B D B,C,D

二.填空题（每小题1.5分，共9分）。 1. 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的A._____编码，汉字B._____,C. ____码等三种不同用途的编码。 2. 多个用户共享主存时，系统应提供A.________。通常采用的方法是B._________保护和C.__________保护，并用硬件来实现。 3. 多媒体CPU是带有A.______技术的处理器，它是一种B._____________ 技术，特别适用于C.___________处理。 4. 衡量总线性能的重要指标是A._________，它定义为总线本身所能达到的最高B._______速率。PCI总线的总线带宽可达C.__________。 5. 光盘是多媒体计算机不可缺少的外存设备。按读写性质分，光盘有A._______,B. _______,C._______型三类光盘。 6. DMA技术的出现，使得A.________可以通过B._____________直接访问C._________,同时，CPU可以继续执行程序。 输入 内码 字模 存储保护 存储区域 访问方式 多媒体扩展结构 MMX 图象数据 总线带宽 传输 264MB/S 只读 一次 重写 外围设备 DMA控制器 内存

三. 应用题 1. （6分）设由S,E,M三个域组成的一个32位二进制字所表示的非零规则化数x,其表示为x = (-1)S×(1.M)×2E-128 问：它所能表示的规格化的最大正数，最小正数，最大负数，最小负数是多少？ 解：（１）最大正数　　 0 11 111 111 111 111 111 111 111 111 111 11 X = [1+(1-2-23)]×2127 （２）最小正数 0 00 000 000 000 000 000 000 000 000 000 00 　　　X=1.0×2-128 （３）最小负数 １ 111 111 11 111 111 111 111 111 111 111 11 X== -[1+(1-2-23)]×2127 （４）最大负数 １ 00 000 000 000 000 000 000 000 000 000 00 X=-1.0×2-128　

2.（6分） CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns. 解： 命中率H = Nc / (Nc + Nm) = 1900 / (1900 + 100) = 0.95 ta=H×tc+(1-H)×tm=0.95×50ns+0.05×250ns=60ns (2) Cache/主存系统效率e=tc/ta=50/60=0.833=83.3% (1)

3.（6分）一台处理机具有如下指令格式 格式表明有８位通用寄存器（长度１６位），X指定寻址模式，主存实际容量为２５６k字。 1）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？ 2）假设X=11时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。

解： （１）因为218=256K，所以地址码域＝１８位, 操作码域＝６位 　 指令长度＝18 + 3 + 3 + 6 + 2 = 32位 （２）此时指定的通用寄存器用作基值寄存器（１６位），但１６位长度不足以覆盖1M字地址空间，为此将通用寄存器左移，４位低位补０形成２０位基地址。然后与指令字形式地址相加得有效地址，可访问主存1M地址空间中任何单元。

4.（7分）图A3.1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R10表示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。 现有“ADD R2, R0”指令完成(R0) + (R2) →R0的功能操作。请画出该指令的指令周期流程图，并列出相应的微程序控制信号序列。假设该指令的地址已放入PC中。

图A3.1

解：ADD指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3 解：ADD指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.2包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU周期。其中框内表示数据传送路径，框外列出微操作控制信号。

5.（6分）刷新存储器（简称刷存）的重要性能指标是它的带宽。实际工作中，显示适配器的几个功能部分要争用刷存的带宽。假设总带宽50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。 (1)若显示工作方式采用分辨率为1024×768,颜色深度为3B，刷新频率为７２HZ,计算刷存总带宽应为多少？ ( 2 )为达到这样高的刷存带宽，应采取何种技术措施？ 解：（１）因为刷新所需带宽＝分辨率×每个像素点颜色深度×刷新速率 　 所以1024×768×3B×72/S = 165888 KB/S = 162 MB/S 刷新总带宽应为162MB/S × 100/50 = 324MB/S (2)为达到这样高的刷存带宽，可采取如下技术措施： 　 使用高速DRAM芯片组成刷存 　 刷存采用多体交叉结构 刷存至显示控制器的内部总线宽度由32位提高到64位，甚至128位 　 刷存采用双端口存储器，将刷新端口与更新端口分开。