数字电子技术基础 信息科学与工程学院·基础电子教研室

第三章 组合逻辑电路 内容提要 本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。

第三章 组合逻辑电路 §3.1 组合逻辑电路分析和设计方法 §3.2 编码器和译码器 §3.3 数据选择器 §3.4 加法器 第三章 组合逻辑电路 §3.1 组合逻辑电路分析和设计方法 §3.2 编码器和译码器 §3.3 数据选择器 §3.4 加法器 §3.5 组合电路的竞争冒险

§ 3.1 组合逻辑电路分析和设计方法 一、组合逻辑电路的特点 现时的输出仅取决于现时的输入 组合逻辑电路 逻辑电路 除与现时输入有关外还与原状态 有关 时序逻辑电路

二、组合逻辑电路的分析方法 电路 结构 输入输出之间的逻辑关系 分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出真值表并得出结论。

【例】分析下图的逻辑功能。 & A B F EWB 仿真

1

【例】分析下图的逻辑功能。 & A B F 1

1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。 三、组合逻辑电路的设计方法 任务要求 最简单的逻辑电路 设计步骤： 1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。 最简电路：器件个数最少、器件种类最小、连线最少 5.工艺设计 (1) 确定输入变量和输出变量。 (2) 定义逻辑状态的含义。 (3) 列出真值表。

2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。 【例1】设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。

【例1】设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 逻辑抽象。 三个按键A、B、C作为输入变量，按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，否则是“0”。 2.根据题意列出真值表。

真值表 A B C Y 1 m3 1 m5 m6 m7 3.画出卡诺图：

用卡诺图化简 A BC 00 01 11 10 1 BC AB AC

4.根据逻辑表达式画出逻辑图。 & 1 A B C Y

若用与非门实现 & A B C Y EWB 仿真

【例2】设计一个用3个开关控制灯的逻辑电路，要求任意一个开关都能控制灯的由亮到灭或由灭到亮。 解：用A、B、C分别表示三个开关，作为输入变量，用“0”表示开关“打开”， “1”表示开关“闭合” 。 Y表示灯，作为输出变量，用“0”表示灯“灭”， “1”表示灯“亮” 。

A B C Y 1 m1 1 m2 1 m4 1 m7 1

用卡诺图化简 A BC 00 01 11 10 1

分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出真值表并得出结论。

设计步骤： 1. 指定实际问题的逻辑含义，列出真值表。 2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。 2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。 最简电路：器件个数最少、器件种类最小、连线最少 5.工艺设计

§3.2 编码器和译码器 3.2.1 编码器 用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号。实现编码操作的电路就是编码器。如计算机的111键盘。 普通编码器 编码器 优先编码器

设八个输入端为I0I7，八种状态，与之对应的输出设为Y0、Y1、Y2，共三位二进制数（设计编码器的过程与设计一般的组合逻辑电路相同）。 一、三位二进制编码器 --- 八线 - 三线编码器 8线－3线编码器 I Y 2 1 3 4 5 6 7 设八个输入端为I0I7，八种状态，与之对应的输出设为Y0、Y1、Y2，共三位二进制数（设计编码器的过程与设计一般的组合逻辑电路相同）。

真值表

EWB 仿真 8-3编码器逻辑图

二、优先编码器 优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。如：74LS148即为8线-3线优先编码器。

74LS148 S I7 I6 I5 I4 I3 I2 I1 I0 YS Y2 Y1 Y0 YEX S ---- 选通输入端,低电平有效。 代码输出端 状态信号 输入端 （低电平有效） （低电平有效） S ---- 选通输入端,低电平有效。

74LS148 S I7 I6 I5 I4 I3 I2 I1 I0 YS Y2 Y1 Y0 YEX 选通输入端 选通输出端 代码输出端 状态信号 输入端 （低电平有效） （低电平有效） YS ---- 选通输出端,“电路工作，但无编码输入”时输出低电平。

YEX ---- 扩展端,“电路工作，而且有编码输入”时输出低电平。 74LS148 S I7 I6 I5 I4 I3 I2 I1 I0 YS Y2 Y1 Y0 YEX 选通输入端 选通输出端 状态信号 输入端（低电平有效） 代码输出端 （低电平有 效） 扩展端 YEX ---- 扩展端,“电路工作，而且有编码输入”时输出低电平。

74LS148的功能表 注意：I7的优先级 最高

【 】 内容回顾 第三章 组合逻辑电路 内容提要 本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。

【 】 内容回顾 § 3.1 组合逻辑电路分析和设计方法 一、组合逻辑电路的特点 现时的输出仅取决于现时的输入 组合逻辑电路 逻辑电路 § 3.1 组合逻辑电路分析和设计方法 一、组合逻辑电路的特点 现时的输出仅取决于现时的输入 组合逻辑电路 逻辑电路 除与现时输入有关外还与原状态 有关 时序逻辑电路

【 】 内容回顾 二、组合逻辑电路的分析方法 电路 结构 输入输出之间的逻辑关系 分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出真值表并得出结论。

【 】 内容回顾 三、组合逻辑电路的设计方法 任务要求 最简单的逻辑电路 设计步骤： 1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。 最简电路：器件个数最少、器件种类最小、连线最少 5.工艺设计 (1) 确定输入变量和输出变量。 (2) 定义逻辑状态的含义。 (3) 列出真值表。

【 】 内容回顾 §3.2 编码器和译码器 2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。 2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。 §3.2 编码器和译码器 3.2.1 编码器 普通编码器 编码器 优先编码器

【 】 内容回顾 一、三位二进制编码器 8线－3线编码器 I Y 2 1 3 4 5 6 7 二进制代码 高低电平信号

【 】 内容回顾 二、优先编码器 优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。

74LS148的功能表 注意：输出信号 为反码输出 YS ---- 选通输出端,“电路工作，但无编码输入”时输出低电平。 YEX ---- 扩展端,“电路工作，而且有编码输入”时输出低电平。

【例】用两片74LS148实现16线-4线编码器,其中A15的优先级最高，A0的优先级最低。

【例】用两片74LS148实现16线-4线编码器。 74LS148（1） 74LS148（2） &

3.2.2 译码器 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。 二进制译码器 译码器 二－十进制译码器 显示译码器

二进制译码器有n个输入端(即n位二进制码)，2n个输出线。 一、二进制译码器 二进制译码器有n个输入端(即n位二进制码)，2n个输出线。 常见的译码器有2—4译码器、3—8译码器和4—16译码器。 3线－8线译码器 Y A 2 1 3 4 5 6 7 译码器的输入：一组二进制代码 译码器的输出：一组高低电平信号 二进制代码 高低电平信号

输出端，低电平有效 74LS138 S 1 2 3 A Y 7 6 5 4 地址输入端 片选输入端

3—8译码器 ----74LS138 ············· · ············ Y0 Y1 S1 S S2 S3 A0 Y6 & Y0 1 · ············ S S1 S2 S3 A2 A1 A0 Y1 Y6 Y7 ············· ----74LS138

& 1 S S1 S2 S3 1 A & 1 S S1 S2 S3 1 A

74LS138的功能表 1 0 1 1 1 0 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 × × × × Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 S1+S2 S1 输出 输入 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0

二、译码器的应用 1. 地址译码 在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信号A……送到译码器的输入，译码器的输出Y……接相应的地址外设的使能端，则对应于地址信号的一组代码、可选中且仅选中一个地址外设。

例：利用译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 总线

工作原理：（以A0A1=00为例） 2-4线译码器 A B C D 三态门 总线 脱离总线 数据 全为1 00

2. 级联扩展 3－8译码器（1） S 1 2 3 A Y 7 6 5 4 3－8译码器（2） Z 8 15 D3 D2 D1 D0

3. 用作多路分配器 Y 7 6 1 · ······ D

………

4. 实现组合逻辑函数 中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。 用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。 任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现逻辑函数。

【例 1】 试用3—8译码器实现函数：

& Y 2 & Y 1 74LS138 S 1 2 3 A Y 7 6 5 4 1 A B C

【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。 A B C Y 1 最小项 m0 m1 m2 m3 m4 m5 m6 m7

Y & 74LS138 S 1 2 3 A Y 7 6 5 4 EWB 仿真 1 A B C

【练习】 试用3—8译码器实现函数： 1 A B C 3－8译码器 S 2 3 Y 7 6 5 4 & F

总结 n-2n 线译码器，包含了n变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于n的组合逻辑函数。

三、显示译码器 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 二-十进制编码 显示译码器 显示器件 LED显示器 显示器件 LCD显示器

真值表

BCD ABD ABC ACD

A B C ML MS 1 ×

BC A 00 01 11 10 1 × BC A 00 01 11 10 1 ×

【 】 内容回顾 译码器 译码器的输入：一组二进制代码 译码器的输出：一组高低电平信号 二进制代码 高低电平信号 3线－8线译码器 Y A A 2 1 3 4 5 6 7 译码器的输入：一组二进制代码 译码器的输出：一组高低电平信号 二进制代码 高低电平信号

【 】 内容回顾 一、二进制译码器 输出端 74LS138 地址输入端 片选输入端

【 】 内容回顾 二、 译码器的应用 1、 级联扩展 D2 D1 D0 D3 3－8译码器（1） A Y 3－8译码器（2） Z S 1 2 Y 7 6 5 4 3－8译码器（2） Z 8 15 D3 D2 D1 D0

【 】 内容回顾 2、 实现组合逻辑函数 任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现逻辑函数。 步骤： 1、首先将逻辑函数表示成最小项和的形式。 2、将逻辑函数表示成3-8译码器的输出 信号的形式。 3、画出电路图，注意译码器的片选端的 连接。

【 】 内容回顾 总结 n-2n 线译码器，包含了n变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于n的组合逻辑函数。

【 】 内容回顾 三、显示译码器 二-十进制编码 显示译码器 显示器件 LED显示器 显示器件 LCD显示器

显示器件： 七段LED显示器 共阳极LED a f b g e c d 共阴极LED

LED显示器具有亮度高、响应时间短、使用寿命长、可靠性高等优点。 其缺点是工作电流较大。 LCD（液晶）显示器最大优点是低功耗，可在低电压下工作。 其缺点是亮度低、响应速度慢。

BCD—七段显示译码器： 二-十进制编码 显示译码器 显示器件

BCD--七段显示译码器的真值表 a b c d e f g

74LS48 1 14 A3 a b c d f g Ucc GND A1 A2 A0 RBI e LT BI / RBO a~g : 七段显示码输出端。

74LS48 1 14 A3 a b c d f g Vcc GND A1 A2 A0 RBI e LT BI / RBO : 灯测试端，低电平有效。检查笔 段是否正常发光。 LT

74LS48 1 14 A3 a b c d f g Ucc GND A1 A2 A0 RBI e LT BI / RBO : 灭0输入端，低电平有效。 RBI

74LS48 1 14 A3 a b c d f g Ucc GND A1 A2 A0 RBI e LT BI / RBO : 灭灯输入 / 灭0输出端，低电平有效。 BI / RBO

74LS48与七段显示器件的连接： b f a c d e g BI D C B A +5V 74LS48 为提高显示亮度，可接上拉电阻

2 0 0 3 6 . 8 8 8 无效0消隐电路设计： (1) 显示结果直观醒目； (2) 降低功耗。 0 0 1 0 6 . 8 0 0 1 0 6 . 8 0 0 0 0 0 . 6 5 0 0 . 6 5

小结 基本要求： 掌握组合电路的分析方法； 掌握组合电路的设计方法； 了解编码、译码的含义。 4. 掌握译码器实现组合电路的方法； 4. 掌握译码器实现组合电路的方法； 5. 了解编码器、译码器的工作原理； 6. 了解显示译码器的使用。

3.3 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 输出信号 输入信号 3.3 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 数据选择器类似一个多掷开关。选择哪一路信号由相应的一组地址信号控制。 地址信号 A0 A1 D3 D2 D1 D0 W 输入信号 输出信号

一、数据选择器(74LS153)的工作原理 数据输入端 输出端 地址输入端 控制端

功能表 输入 输出 A 1 Y × D0 D1 D2 D3

地址输入端 控制端 数据输入端 输出端 输出端 控制端 数据输入端

二、数据选择器的应用 ① 作数据选择，以实现多路信号分时传送； ② 级联扩展； ③ 实现组合逻辑函数；  ④ 在数据传输时实现并—串转换；  ⑤ 产生序列信号（第5章）。

1. 用74LS153构成八选一数据选择器 分析： ① 74LS153为双四选一数据选择器，需一片即可产生八路输入信号；② 需三位地址线控制八路输入端；③ 用最高位控制芯片的控制端；④ 两个输出端相或产生输出信号

1. 用74LS153构成八选一数据选择器 0 = D0D3 D0D3 1 =0

1. 用74LS153构成八选一数据选择器 1= =0 D4D7 D4D7

2. 用数据选择器设计逻辑电路 输入 输出 A 1 Y × D 2 3 四选一选择器功能表 分析 类似三变量函数的表达式！

例1： 利用四选一选择器实现如下逻辑函数。 变换 与四选一选择器输出的逻辑式比较 可以令：

接线图 F D0 D1 D2 D3 A0 A1 Y 74LS153 B C A “1” 1

题3.10 & Y1 Y2 Y3 74LS138 S 1 2 3 A Y 7 6 5 4 A B C 1

【 】 内容回顾 3.3 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 地址输入端 控制端 数据输入端 输出端 3.3 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 地址输入端 控制端 数据输入端 输出端 数据输入端 控制端 输出端

【 】 内容回顾 功能表 D0 D1 D2 D3 输入 输出 A 1 Y ×

【 】 内容回顾 二、数据选择器的应用 ① 作数据选择，以实现多路信号分时传送； ② 级联扩展； ③ 实现组合逻辑函数； 

【 】 内容回顾 用数据选择器设计逻辑电路 步骤: 1、与四选一选择器输出的逻辑式比较， 选择地址输入端，并将数据输入端 综合为一个输入端。 2、根据上述的分析画出接线图。

分析： 选择地址输入，令A1A0=AB（可任意选择） 【例2】 试用4选1数据选择器实现三变量函数： 分析： 选择地址输入，令A1A0=AB（可任意选择） 与四选一选择器输出的逻辑式比较 将F与Y对照可得

【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。 A B C Y 1 最小项 m0 m1 m2 m3 m4 m5 m6 m7

74LS153 Y A 1 D 3 2 S B C EWB 仿真

总结 用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 设计时采用函数式对照法。地址端作为输入端，数据输入端可以综合为一个输入端。

3.4 加法器 举例：A=1101, B=1001, 计算A+B 1 1 0 1 1 0 0 1 + 1 1 1 1 1

加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。

一、1位加法器 半加器： 相加过程中，仅考虑被加数、加数。 A B S C A B S C 1 1 1 A B C S 真值表 =1 & A B S C  A B S C 1 1 1 A B C S A---被加数；B---加数； S---本位和；C---进位。

全加器： 相加过程中，既考虑加数、被加数又考虑低位的进位位。 A---被加数；B---加数；CI---低位的进位；S---本位和；CO---向高位的进位。 逻辑真值表见下页

全加器的真值表 【例】用3-8译码器和数据选择器实现加法器。

注意：A、B、C 的接法 & S & CO 74LS138 S 1 2 3 A Y 7 6 5 4 EWB 仿真 1 A B C

S CO B CI EWB 仿真 1 A

二、1位全减器 举例：A=1101, B=0011, 计算A-B 1 1 1 0 1 0 0 1 1 - 1 1

全减器的真值表 A---被减数；B---减数；BI ---低位的借位 D---本位差；BO---向高位的借位。

D---本位差；BO---向高位的借位。 思考：如何用 74LS138实现减法器？ A---A2 ；B--- A1 ； BI --- A0 D---本位差；BO---向高位的借位。

三、多位加法器的应用 bn cn-1 sn cn an A2 A1 B2 B1 D2 D1 C （1）加法运算； （2）实现码组变换。 全加器 an A2 A1 B2 B1 D2 D1 C （1）加法运算； （2）实现码组变换。

【例】 试采用加法器完成8421 BCD码到余3码的转换。 十进制数 8421码 余 3 码 DCBA Y3Y2Y1Y0 1 2 3 4 5 6 7 8 9 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

即：Y3Y2Y1Y0 = DCBA + 0011

【例】分析下面逻辑图的逻辑功能。 Y0 & A B Y1 Y2  1

数值比较器

多位数值比较器 在比较两个多位数的大小时，必须自高而低地诸位比较，而且只有在高位相等时，才需要比较低位。 数据输入端 比较结果 输出端 扩展端

3.4 组合逻辑电路中的竞争与冒险 在组合电路中，门电路的两个输入信号同时向相反的逻辑电平跳变，这种现象称为竞争。 由于竞争而使电路输出发生瞬时错误的现象称为冒险。

检查竞争冒险的方法： 1、如果输出端的逻辑函数在一定条件下能化简成 则可判定存在竞争－冒险。 2、用实验的方法来检查输出端有因为竞争－冒险而产生的尖峰脉冲。

冒险现象的消除 当电路中存在冒险现象时，必须设法消除它，否则会导致错误结果。 常在输出端并联滤波电容C，来消除其影响。 UI

小结 基本要求： 了解数据选择器的工作原理； 掌握数据选择器实现组合电路的方法； 掌握全加器真值表。 4. 掌握全加法器实现代码转换的方法。

第三章 组合逻辑电路 内容提要 本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。