数字系统设计 Digital System Design EE141 数字系统设计 Digital System Design 王维东 Weidong Wang 浙江大学信息与电子工程学院 College of Information Science & Electronic Engineering 信息与通信工程研究所 Zhejiang University Spring 2016 ZDMC – Lec. #1

任课教师 王维东 TA: 浙江大学信息与电子工程学院, 信电楼306 邮箱：wdwang@zju.edu.cn EE141 任课教师 王维东 浙江大学信息与电子工程学院, 信电楼306 邮箱：wdwang@zju.edu.cn College of Information Science & Electronic Engineering Zhejiang University, Hangzhou, 310027 Tel: 86-571-87953170 (O) Mobile: 13605812196 TA: 陈彬彬 Binbin CHEN, 13071888906; 15091831397@163.com； 黄露 Lu HUANG，6719473; eliver8801@zju.edu.cn; Tuesday & Thursday 14:00-16:30 PM Office Hours：玉泉信电楼 308室（可以微信或邮件联系）. Spring 2016 ZDMC – Lec. #1

Prerequisites预修课程 电子电路基础 电子线路 C语言 How to learn this Course? Not only listening, thinking and waiting …. But Exercise, Simulation, Practice!

课程简介 课程代码：111C0120 参考书 阎石, 数字电子技术基础, 第5版, 高等教育出版社, 2006. EE141 课程简介 课程代码：111C0120 参考书 阎石, 数字电子技术基础, 第5版, 高等教育出版社, 2006. 王金明著，数字系统设计与Verilog HDL，电子工业出版社，第5版 补充讲义/期中考试前预备 Stanford 大学 108A课程notes. R.H.Katz, G.Borriello, Contemporary Logic Design, second edition,电子工业出版社, 2005. M.M.Mano, 数字设计(第四版), 电子工业出版社, 2010. http://www.prenhall.com/mano Spring 2016 ZDMC – Lec. #1

Other Course Info Website: http://mypage.zju.edu.cn/wdwd/教学工作/ ftp://10.13.71.58/数字系统设计/2016/, 暂停 Check frequently 答疑 玉泉信电楼308室/周四下午2:30-5:00 上课课间、课后均可 Email，微信群，短信均可

Grading (考核) Final grades will be computed approximately as follows: 期中考试-10% 课程作业+小测验+上课出勤率+Project - 20% Class Room Check Homework Sets 作业上交截止期为课后一周内有效 Project 2 projects (1 or 2 members team) Project-2可选（总评加分3~5分，但不超过平时成绩范围） Finial Exam期末闭卷考试 - 70% 上课说明此门课程的成绩合成：平时成绩包括平时小测验、期中考试、作业、出勤、课堂讨论、论文

授课时间和地点： 2016年春夏学期， 地点：紫金港西1-520(多) 周二上午，第3、4节(9:50-11:25) 星期四上午，第1、2节(08:00-09:35) 地点：紫金港西1-520(多) http://mypage.zju.edu.cn/wdwd/教学工作/

课程结构 数字理论知识(必备) 数字电路分析与设计 脉冲电路与接口 控制器与数字系统 微处理器简介 数字系统和编码、逻辑代数、门电路 EE141 课程结构 数字理论知识(必备) 数字系统和编码、逻辑代数、门电路 数字电路分析与设计 组合逻辑电路 触发器、半导体存贮器、可编程器件 时序逻辑电路 脉冲电路与接口 控制器与数字系统 状态机 控制器 微码控制器 测试和验证 微处理器简介 Spring 2016 ZDMC – Lec. #1

什么是数字系统？ 讨论： 你知道的数字系统有哪些？ 你想象的数字系统是怎样的？ 你希望了解的数字系统是什么？ 请踊跃发言！ Spring 2016 ZDMC – Lec. #1

数字系统设计-------抽象级别 (Design Abstraction Levels） EE141 数字系统设计-------抽象级别 (Design Abstraction Levels） SYSTEM MODULE + GATE CIRCUIT DEVICE G S D n+ n+ Spring 2016 ZDMC – Lec. #1

层次 逻辑网络 电子电路 形式描述 数字系统 仅仅用数字0/1来“处理”信息，以实现计算和操作的电子网络。 Spring 2016 ZDMC – Lec. #1

设计准则 （Design Metrics） 如何评价数字电路的性能(Figure of Merit) 成本Cost EE141 设计准则 （Design Metrics） 如何评价数字电路的性能(Figure of Merit) 成本Cost 可靠性Reliability 可扩展性Scalability 速度Speed (delay, operating frequency) 功耗Power dissipation 能耗Energy to perform a function Spring 2016 ZDMC – Lec. #1

同步数字系统 (Digital Systems) EE141 同步数字系统 (Digital Systems) 同步数字硬件系统Synchronous Digital Hardware Systems 同步（Synchronous）: “Clocked” - all changes in the system are controlled by a global clock and happen at the same time (not asynchronous) 数字（Digital）: All inputs/outputs and internal values (signals) take on discrete values (not analog). Example digital representation: acoustic waveform A series of numbers is used to represent the waveform, rather than a voltage or current, as in analog systems. Spring 2016 ZDMC – Lec. #1

EE141 数字系统例子-1 数字计算机 最大化性能 计算器 - 最小化成本 Spring 2016 ZDMC – Lec. #1

数字系统例子-2 Digital Watch 便携数码产品 最小化功耗. 电池可维持数年 EE141 数字系统例子-2 Digital Watch 便携数码产品 最小化功耗. 电池可维持数年 Spring 2016 ZDMC – Lec. #1

设计折中 trade off 设计规范 - 作为设计人员必须在约束条件下实现预期的功能。 功能性描述. 性能，成本，功耗 EE141 设计折中 trade off 设计规范 - 功能性描述. 性能，成本，功耗 作为设计人员必须在约束条件下实现预期的功能。 Spring 2016 ZDMC – Lec. #1

EE141 设计表达 Spring 2016 ZDMC – Lec. #1

Cell Phone Spring 2016 ZDMC – Lec. #1 EE141 Power Management Analog Baseband Digital Baseband (DSP + MCU) Power Management Small Signal RF RF Cell Phone Spring 2016 ZDMC – Lec. #1

EE141 Roadrunner 1 Petaflops Spring 2016 ZDMC – Lec. #1

Blue Gene/Q packaging hierarchy 数字系统设计 Blue Gene/Q packaging hierarchy 4. Node Card 32 Compute Cards, Optical Modules, Link Chips, Torus 3. Compute Card One single chip module, 16 GB DDR3 Memory 2. Module Single Chip 1. Chip 16 cores 5b. I/O Drawer 8 I/O Cards 8 PCIe Gen2 slots 6. Rack 2 Midplanes 1, 2 or 4 I/O Drawers 7. System 20PF/s 5a. Midplane 16 Node Cards 5-D Topology: 16x16x16x12x2 A Q32 card is 2x2x2x2x2 and a midplane is 4x4x4x4x2. Ref: SC2010 Spring 2016 ZDMC – Lec. #1 先进计算体系结构和集成电路系统

Moore’s Law – 2x stuff per 1-2 yr EE141 Moore’s Law – 2x stuff per 1-2 yr 现在已被宣布正式失效 Spring 2016 ZDMC – Lec. #1

我们的学习目标 数字电路设计的基础理论 数字系统分析方法 数字系统设计方法 数字系统的输入输出接口 数字系统实现和测试方法 EE141 我们的学习目标 数字电路设计的基础理论 数字系统分析方法 数字系统设计方法 数字系统的输入输出接口 数字系统实现和测试方法 数字电路的设计来解决问题的基本技能 Spring 2016 ZDMC – Lec. #1

为什么是数字系统？ 为什么不是模拟系统？ 说说你认可的理由。 Spring 2016 ZDMC – Lec. #1

EE141 逻辑代数基础 （复习）

基本概念-布尔代数 逻辑： 事物的因果关系 用简单(0/1)代数描述复杂性事物 逻辑代数概述 逻辑运算的数学基础： 逻辑代数 EE141 逻辑代数概述 基本概念-布尔代数 逻辑： 事物的因果关系 逻辑运算的数学基础： 逻辑代数 在二值逻辑中的变量取值： 0/1 用简单(0/1)代数描述复杂性事物 哲学思想 simple is best Spring 2016 ZDMC – Lec. #1

与（AND） 或（OR） 非（NOT） 逻辑代数中的三种基本运算 EE141 逻辑代数中的三种基本运算 与（AND） 或（OR） 非（NOT） 1）以A=1表示开关A合上，A=0表示开关A断开； 2）以Y=1表示灯亮，Y=0表示灯不亮； 三种电路的因果关系不同 Spring 2016 ZDMC – Lec. #1

与 -AND A B Y 0 0 0 1 1 器件符号 条件同时具备，结果发生 Y= A AND B = A&B = A·B = AB EE141 与 -AND 器件符号 条件同时具备，结果发生 Y= A AND B = A&B = A·B = AB 真值表 /truth table 图形符号 A B Y 0 0 0 1 1 国标 国际 Spring 2016 ZDMC – Lec. #1

或-OR A B Y 0 0 0 1 1 1 0 1 1 器件符号 条件之一具备，结果发生 Y= A OR B = A+B 真值表 图形符号 EE141 或-OR 器件符号 条件之一具备，结果发生 Y= A OR B = A+B 真值表 图形符号 A B Y 0 0 0 1 1 1 0 1 1 Spring 2016 ZDMC – Lec. #1

EE141 非-NOT(反相器) 条件不具备，结果发生 真值表 图形符号 A Y 1 Spring 2016 ZDMC – Lec. #1

几种常用的复合逻辑运算1 与非-NAND 或非-NOR 与或非AND-NOR Spring 2016 ZDMC – Lec. #1 EE141 几种常用的复合逻辑运算1 与非-NAND 或非-NOR 与或非AND-NOR Spring 2016 ZDMC – Lec. #1

几种常用的复合逻辑运算2 异或-EXCLUSIVE OR Y= A  B A B Y 0 0 0 1 1 1 0 1 1 EE141 几种常用的复合逻辑运算2 异或-EXCLUSIVE OR Y= A  B A B Y 0 0 0 1 1 1 0 1 1 Spring 2016 ZDMC – Lec. #1

几种常用的复合逻辑运算3 同或-EXCLUSIVE NOR /符合 Y= A ⊙B A B Y 0 0 1 0 1 1 0 1 1 EE141 几种常用的复合逻辑运算3 同或-EXCLUSIVE NOR /符合 Y= A ⊙B A B Y 0 0 1 0 1 1 0 1 1 Spring 2016 ZDMC – Lec. #1

逻辑代数的基本公式和常用公式 基本公式 运算规则：交换律、结合律、分配律、重叠律、互补律、反演律、还原律、逆； 常用公式 EE141 逻辑代数的基本公式和常用公式 基本公式 运算规则：交换律、结合律、分配律、重叠律、互补律、反演律、还原律、逆； 常用公式 符号的优先级：1）括号，2）非，3）与，4）或。 Spring 2016 ZDMC – Lec. #1

基本公式 证明方法：推演 真值表 根据与、或、非的定义，得布尔恒等式 序号 公 式 10 1′ = 0; 0′= 1 1 0 A = 0 EE141 基本公式 证明方法：推演 真值表 根据与、或、非的定义，得布尔恒等式 序号 公 式 10 1′ = 0; 0′= 1 1 0 A = 0 11 1 + A= 1 2 1 A = A 12 0 + A = A 3 A A = A 13 A + A = A 4 A A′= 0 14 A + A′ = 1 5 A B = B A 15 A +B = B + A 6 A (B C) = (A B) C 16 A + (B +C) = (A + B) + C 7 A (B +C) = A B + A C 17 A + B C = (A +B)(A +C) 8 (A B) ′ = A′ + B′ 18 (A+ B) ′ = A′B′ 9 (A ′) ′ = A Spring 2016 ZDMC – Lec. #1

公式（17）的证明： A+BC=(A+B)(A+C) （1公式推演法） EE141 公式（17）的证明： A+BC=(A+B)(A+C) （1公式推演法） Spring 2016 ZDMC – Lec. #1

公式（17）的证明 （2真值表法）： ABC BC A+BC A+B A+C （A+B）(A+C) 000 001 1 010 011 EE141 公式（17）的证明 （2真值表法）： ABC BC A+BC A+B A+C （A+B）(A+C) 000 001 1 010 011 100 101 110 111 Spring 2016 ZDMC – Lec. #1

A (AB) ′ = A B′ ; A′ (AB) ′ = A′ EE141 若干常用公式 序 号 公 式 21 A + A B = A 22 A +A ′B = A + B 23 A B + A B′ = A 24 A ( A + B) = A 25 A B + A′ C + B C = A B + A′ C A B＋ A′ C + B CD = A B + A′ C 26 A (AB) ′ = A B′ ; A′ (AB) ′ = A′ Spring 2016 ZDMC – Lec. #1

逻辑代数的基本定理 代入定理 ------在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。 EE141 逻辑代数的基本定理 代入定理 ------在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。 Spring 2016 ZDMC – Lec. #1

代入定理-1 应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD) EE141 代入定理-1 应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD) = (A+B)(A+C)(A+D) Spring 2016 ZDMC – Lec. #1

EE141 代入定理-2 应用举例： 式 （8） Spring 2016 ZDMC – Lec. #1

逻辑代数的基本定理-2 反演定理 -------对任一逻辑式 不属于单个变量的上的反号保留不变 变换顺序 先括号，然后乘，最后加 EE141 逻辑代数的基本定理-2 变换顺序 先括号，然后乘，最后加 反演定理 -------对任一逻辑式 不属于单个变量的上的反号保留不变 Spring 2016 ZDMC – Lec. #1

EE141 反演定理 应用举例： Spring 2016 ZDMC – Lec. #1

逻辑函数及其表示方法 逻辑函数Logic function Y=F(A,B,C,······) 注：在二值逻辑中， EE141 逻辑函数及其表示方法 逻辑函数Logic function Y=F(A,B,C,······) 若以逻辑变量为输入，运算结果为输出； 则输入变量值确定以后，输出的取值也随之而定。 输入/输出之间是一种函数关系。 注：在二值逻辑中， 输入/输出都只有两种取值0/1。 Spring 2016 ZDMC – Lec. #1

逻辑函数的表示方法 真值表 逻辑式 逻辑图logic diagram 波形图waveform/timing diagram 卡诺图 EE141 逻辑函数的表示方法 真值表 逻辑式 逻辑图logic diagram 波形图waveform/timing diagram 卡诺图 计算机软件中的描述方式-Verilog HDL/VHDL 各种表示方法之间可以相互转换 Spring 2016 ZDMC – Lec. #1

逻辑真值表 输入变量 A B C···· 输出 Y1 Y2 ···· 遍历所有可能的输入变量的取值组合 输出对应的取值 EE141 逻辑真值表 输入变量 A B C···· 输出 Y1 Y2 ···· 遍历所有可能的输入变量的取值组合 输出对应的取值 Spring 2016 ZDMC – Lec. #1

将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 EE141 逻辑式 将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 逻辑图 用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。 波形图 将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。 Spring 2016 ZDMC – Lec. #1

EE141 波形图 Spring 2016 ZDMC – Lec. #1

HDL (Hardware Description Language) EE141 卡诺图（重点，见第二讲） EDA中的描述方式 HDL (Hardware Description Language) VHDL (Very High Speed Integrated Circuit …) Verilog HDL EDIF DTIF 。。。 Spring 2016 ZDMC – Lec. #1

EE141 举例：举重裁判电路 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 1 1 1 A:主裁判 B/C:副裁判 Spring 2016 ZDMC – Lec. #1

各种表现形式的相互转换 真值表 逻辑式 例：奇偶判别函数的真值表 这三种取值的任何一种都使Y=1, 所以 Y= ? A B C Y 1 EE141 各种表现形式的相互转换 真值表 逻辑式 例：奇偶判别函数的真值表 A=0,B=1,C=1使 A′BC=1 A=1,B=0,C=1使 AB′C=1 A=1,B=1,C=0使 ABC′ =1 这三种取值的任何一种都使Y=1, 所以 Y= ? A B C Y 1 Spring 2016 ZDMC – Lec. #1

每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 EE141 真值表 逻辑式方法： 找出真值表中使 Y=1 的输入变量取值组合。 每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表 Spring 2016 ZDMC – Lec. #1

EE141 逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 Spring 2016 ZDMC – Lec. #1

逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 EE141 逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 Spring 2016 ZDMC – Lec. #1

波形图 真值表 留给同学们思考：怎么转换？ 同一时刻不同输入->输入变量 同一时刻不同输出->输出信号 EE141 波形图 真值表 留给同学们思考：怎么转换？ 同一时刻不同输入->输入变量 同一时刻不同输出->输出信号 不同时刻不同输入->输入变化组合 Spring 2016 ZDMC – Lec. #1

逻辑函数的两种标准形式 最小项之和 最大项之积 EE141 逻辑函数的两种标准形式 最小项之和 最大项之积 最小项 m： m是乘积项 包含n个因子 n个变量均以原变量和反变量的形式在m中出现一次 编号 形式：积之和 对于n变量函数 有2n个最小项 Spring 2016 ZDMC – Lec. #1

EE141 最小项举例 两变量A, B的最小项 三变量A,B,C的最小项 Spring 2016 ZDMC – Lec. #1

最小项的编号： 最小项 取值 对应 编号 A B C 十进制数 0 0 0 m0 0 0 1 1 m1 0 1 0 2 m2 0 1 1 3 EE141 最小项的编号： 最小项 取值 对应 编号 A B C 十进制数 0 0 0 m0 0 0 1 1 m1 0 1 0 2 m2 0 1 1 3 m3 1 0 0 4 m4 1 0 1 5 m5 1 1 0 6 m6 1 1 1 7 m7 Spring 2016 ZDMC – Lec. #1

最小项的性质 在输入变量任一取值下，有且仅有一个最小项的值为1。 全体最小项之和为1 。 任何两个最小项之积为0 。 EE141 最小项的性质 在输入变量任一取值下，有且仅有一个最小项的值为1。 全体最小项之和为1 。 任何两个最小项之积为0 。 两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。 ------相邻：仅一个变量不同的最小项 原理如 Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 利用公式 可将任何一个函数化为 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 利用公式 可将任何一个函数化为 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 利用公式 可将任何一个函数化为 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 例： Spring 2016 ZDMC – Lec. #1

EE141 逻辑函数最小项之和的形式 例： Spring 2016 ZDMC – Lec. #1

最大项：重视 对于n变量函数 2n个 M是相加项； 包含n个因子。 n个变量均以原变量和反变量的形式在M中出现一次。 EE141 最大项：重视 对于n变量函数 2n个 M是相加项； 包含n个因子。 n个变量均以原变量和反变量的形式在M中出现一次。 如：两变量A, B的最大项 形式：和之积 Spring 2016 ZDMC – Lec. #1

最大项的性质 在输入变量任一取值下，有且仅有一个最大项的值为0； 全体最大项之积为0； 任何两个最大项之和为1； EE141 最大项的性质 在输入变量任一取值下，有且仅有一个最大项的值为0； 全体最大项之积为0； 任何两个最大项之和为1； 只有一个变量不同的最大项的乘积等于各相同变量之和。 Spring 2016 ZDMC – Lec. #1

最大项的编号：重点 最大项 取值 对应 编号 A B C 十进制数 1 1 1 7 M7 1 1 0 6 M6 1 0 1 5 M5 EE141 最大项的编号：重点 最大项 取值 对应 编号 A B C 十进制数 1 1 1 7 M7 1 1 0 6 M6 1 0 1 5 M5 1 0 0 4 M4 0 1 1 3 M3 0 1 0 2 M2 0 0 1 1 M1 0 0 0 M0 Spring 2016 ZDMC – Lec. #1

EE141 最小项到最大项的转换 Spring 2016 ZDMC – Lec. #1

逻辑函数的化简法 逻辑函数的最简形式 最简与或式 ------包含的乘积项已经最少， ------每个乘积项的因子也最少， EE141 逻辑函数的化简法 逻辑函数的最简形式 最简与或式 ------包含的乘积项已经最少， ------每个乘积项的因子也最少， ------称为最简的与-或逻辑式。 Spring 2016 ZDMC – Lec. #1

反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： EE141 公式化简法1 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： Spring 2016 ZDMC – Lec. #1

反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： EE141 公式化简法2 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： Spring 2016 ZDMC – Lec. #1

反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： EE141 公式化简法3 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： Spring 2016 ZDMC – Lec. #1

反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： EE141 公式化简法4 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： Spring 2016 ZDMC – Lec. #1

名词解释 TTL: transistor-transistor logic晶体管逻辑 EE141 名词解释 TTL: transistor-transistor logic晶体管逻辑 ECL: emitter-coupled logic 发射极耦合逻辑电路 MOS:metal-oxide semiconductor金属氧化物半导体 CMOS: complementary metal-oxide semiconductor互补金属氧化物半导体 Spring 2016 ZDMC – Lec. #1

Transistor Revolution EE141 Transistor Revolution Transistor –Bardeen (Bell Labs) in 1947 Bipolar transistor – Schockley in 1949 First bipolar digital logic gate – Harris in 1956 First monolithic IC – Jack Kilby in 1959 First commercial IC logic gates – Fairchild 1960 TTL – 1962 into the 1990’s ECL – 1974 into the 1980’s TTL had a higher integration density than ECL Power – puts an upper limit on the number of gates that can be reliably integrated on a single die Spring 2016 ZDMC – Lec. #1

ENIAC - The first electronic computer (1946) EE141 ENIAC - The first electronic computer (1946) Spring 2016 ZDMC – Lec. #1

Intel 4004 Microprocessor 1971 Spring 2016 ZDMC – Lec. #1 EE141 Intel 4004 Microprocessor 1971 introduced in 1971 versus 8086 introduced in 1978 1 MHz clock rate 10 MHz clock rate 5volt VDD (?) 5volt VDD 10 micron (?) 3 micron 5K transistors (?) 29K transistors Spring 2016 ZDMC – Lec. #1

EE141 Package Types Spring 2016 ZDMC – Lec. #1

课后作业 调查： 作业: 重点复习 国际上的数字相关集成电路公司有哪些芯片？ 图书馆资源：电子器件天地 EE141 课后作业 调查： 国际上的数字相关集成电路公司有哪些芯片？ TI, Philips, Toshiba, Fairchild, Motorola…… 图书馆资源：电子器件天地 http://10.15.61.7:8080/poweb/s_search.jsp?searchFiled=5&KWord=tjn&sClass=0&Submit=%BC%EC+%CB%F7 作业: 《数字系统设计I》补充作业--第1章逻辑函数 ① 1.1(2,3,6), 1.2,1.3,1.4, 1.5(1,4,7)； ② 1.6(3,6,10), 1.7(3,4), 1.8,1.9, 1.10(3)； (见http, 3月8日前上交） 重点复习 数制和码制；卡诺图化简；门电路 Spring 2016 ZDMC – Lec. #1

什么是电子设计竞赛？ 了解规则 了解课题 组队 联系指导教师 申报 go