第16章 逻辑门电路 16.1 最简单的门电路 16.2 集成TTL门电路 16.3 CMOS逻辑门电路

16.1.1 二极管与门 与逻辑真值表 +V +5V R 3kΩ D A Y B 输 入 输出 VA（V） VB（V） VY（V） 0V 16.1.1 二极管与门 输 入 输出 VA（V） VB（V） VY（V） 0V 5V B +V A Y D 3kΩ R +5V CC 1 2 1 B Y A 输 入 输出 与逻辑真值表

16.1.2 二极管或门 或逻辑真值表 A ≥1 Y=A+B B Y A B D 3kΩ R 输 入 输出 VA（V） VB（V） 16.1.2 二极管或门 输 入 输出 VA（V） VB（V） VY（V） 0V 5V Y A B D 3kΩ 2 1 R 1 B Y A 输 入 输出 或逻辑真值表 ≥1 Y=A+B A B

16.1.3 非门 +V +5V Y R A A 1 Y=A Y A 1 输 入 输 出 非逻辑真值表 输 入 输 出 VA（V） 16.1.3 非门 +V A Y T 1 2 3 +5V b C R CC A 1 Y=A Y A 1 输 入 输 出 非逻辑真值表 输 入 输 出 VA（V） VY（V） 0V 5V

二极管与门和或门电路的缺点： （1）在多个门串接使用时，会出现低电平偏离标准数值的情况。 （2）负载能力差。 0V 5V Y +V 3kΩ D 1 2 3kΩ R CC +5V p

解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来。

16.1.4 组合逻辑门 工作原理： （1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VY=VCC=5V，即输出高电平。 所以该电路满足与非逻辑关系，即： +V Y A B C 1 2 3 D 4 +5V P R 5 CC 3kΩ 4.7kΩ 1kΩ T c

16.2 集成TTL门电路 16.2.1 集成TTL与非门 1. 电路组成 TTL与非门

2. 电压传输特性 TTL与非门电压传输特性

3. 常用参数 （1）输出高电平UOH，输出低电平UOL：是指分别对应于传输特性曲线截止区与饱和区的输出电压值。标准的输出高电平UOH=3.6V，低电平UOL=0.35V。 （2）开门电平UON和关门电平UOFF：在保证门输出为额定低电平的条件下，所允许的最小输入高电平值称为开门电平UON；在保证门输出为额定高电平值的90%的条件下，所允许的最大输入低电平值称为关门电平UOFF。为保证输出高电平，应满足uI≤UOFF；为保证输出低电平，应满足uI>UON。 （3）门限电平UTH：也称阈值电压，它是对应于门开启与关闭分界处的输入电压值，是输出高、低电平的分界线，一般取 TTL电路还有输入信号噪声容限等参数，限于篇幅，这里不再赘述。

16.2.2 其他类型的TTL门电路 1．集电极开路门（ OC门） 集电极开路门 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 集电极开路门

OC门主要有以下几方面的应用： （1）实现线与。 逻辑关系为: （2）实现电平转换。 如图示，可使输出高电平变为10V。 （3）用做驱动器。 如图是用来驱动发光二极管的电路。

2．三态门 （1）三态输出门的结构及工作原理。 当EN=0时，一个正常的二输入端与非门，称为正常工作状态。 Y & ¡÷ B EN A 下图的三态门，则EN=1时，为工作状态， EN=0时，为高阻态。 B EN A ¡÷ & Y

（2）三态门的应用 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线——实现信号的分时单向传送。 （b）组成双向总线， 实现信号的分时双向传送。

TTL集成逻辑门电路系列简介 1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。 74S系列的几点改进： （1）采用了抗饱和三极管

74S系列的几点改进： （1）采用了抗饱和三极管 （2）将Re2用“有源泄放电路代替”。 （3）输出级采用了达林顿结构。 （4）输入端加了三个保护二极管。 5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列， 7．74ALS系列——为先进低 功耗肖特基系列。

16.2.3 TTL门电路的使用规则 1. 对电源的要求 （1）TTL集成电路对电源要求比较严格，当电源电压超过5.5V时，器件将损坏； 若电源电压低于4.5V，器件的逻辑功能将不正常。因此TTL集成电路的电源电压应满足5V±0.5V。 （2）考虑到电源接通瞬间及电路工作状态高速转换时都会使电源电流出现瞬态尖峰值，该电流在电源线与地线上产生的压降将引起噪声干扰，为此在TTL集成电路电源和地之间接0.01F的高频滤波电容，在电源输入端接20～50F的低频滤波电容，以有效地消除电源线上的噪声干扰。 （3）为了保证系统的正常工作，必须保证TTL电路具有良好的接地。

2. 电路外引线端的连接 （1）TTL电路不能将电源和地接错，否则将烧毁集成电路。 （2）TTL各输入端不能直接与高于+5.5V和低于0.5V的低内阻电源连接。因为低阻电源会因产生较大电流而烧坏电路。 （3）TTL集成电路的输出端不能直接接地或直接接+5V电源，否则将导致器件损坏。 （4）TTL集成电路的输出端不允许并联使用（集电极开路门和三态门除外），否则将损坏集成电路。 （5）当输出端接容性负载时，电路从断开到接通瞬间会有很大的冲击电流流过输出管，导致输出管损坏。为此，应在输出端串接一个限流电阻。

3. 多余输入端的处理 （1）与门、与非门TTL电路多余输入端可以悬空，但这样处理容易受到外界干扰而使电路产生错误动作，为此可以将其多余输入端直接接电源VCC，或通过一定阻值的电阻接电源VCC，也可以将多余输入端并联使用。 （2）或门、或非门的多余输入端不能悬空，可以将其接地或与其他输入端并联使用。

16.3 CMOS门电路 16.3.1 CMOS门电路 1. CMOS反相器 CMOS反相器 CMOS反相器的电压传输特性

2. 其他类型的CMOS门电路 CMOS或非门 CMOS与非门

3. CMOS传输门和模拟开关 CMOS传输门

CMOS模拟开关

16.3.2 CMOS门电路的使用规则 1. 对电源的要求 2. 对输入端的要求 （1）输入信号的电压必须在VSS～VDD之间。 （2）每个输入端的电流应不超过1mA，必要时应在输入端串接限流电阻。 （3）多余的输入端不允许悬空，与门及与非门的多余端应接至VDD或高电平，或门和或非门的多余端应接至VSS或低电平。

3. 对输出端的要求 （1）CMOS集成电路的输出端不允许直接接VDD或VSS，否则将导致器件损坏。 （2）CMOS集成电路的输出端接容量较大的容性负载时，必须在输出端与负载电容间串接一个限流电阻，将瞬态冲击电流限制在10mA以下。 （3）为增加CMOS门电路的驱动能力，同一芯体上的几个电路可以并联使用，不在同一芯体上的不可以这样使用。

4. 操作规则 静电击穿是CMOS电路失效的主要原因，在实际使用时应遵守以下保护原则： （1）在防静电材料中储存或运输。 （2）组装、调试时，应使电烙铁和其他工具、仪表、工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。 （3）电源接通期间不应把器件在测试座上插入或拔出。 （4）调试电路时，应先接通线路板电源，后接通信号源；断电时应先断开信号源，后断开线路板电源

16.3.3 TTL与CMOS门电路之间的接口技术 1. TTL门电路驱动CMOS门电路 接入上接电阻提高TTL门电路输出高电平 OC门电路作为驱动门

带电平偏移的CMOS接口电路

2. CMOS门电路驱动TTL门电路 CMOS门电路并联提高带负载能力 CMOS驱动器驱动TTL门电路

电流放大器驱动TTL门电路

本章小结 （1）逻辑门电路是构成各种数字电路的基本逻辑单元，只有掌握它们的逻辑功能和电气特性，才能做到合理使用。 （2）数字集成电路的品种很多，目前采用最广泛的是TTL和CMOS两种。TTL门电路的基本形式是与非门，它的工作速度快，带负载能力和抗干扰能力强，输出幅度也比较大。CMOS集成电路具有工艺简单、集成度高、抗干扰能力强、功耗低等优点，应用非常广泛。 （3）对于TTL与CMOS门电路，应重点掌握其电气特性，这对于掌握、应用TTL与CMOS门电路是十分重要的。 （4）TTL、CMOS门电路在使用时，要遵循一定的规则。TTL门与CMOS门之间连接时，需要适当的接口电路。