半导体 集成电路 学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期 2019/1/16

CMOS静态门电路的功耗 2019/1/16

内容提要 功耗的组成 静态功耗及减小措施举例 动态功耗及减小措施举例 CMOS静态门电路的小结 2019/1/16

CMOS反相器的功耗 1 静态功耗 动态功耗 CL Vdd 1.当输入信号为0时： 输出保持1不变，没有电荷转移 2.当输入信号为VDD时： t V CL Vdd 1 静态功耗 1.当输入信号为0时： 输出保持1不变，没有电荷转移 2.当输入信号为VDD时： 输出保持0不变，没有电荷转移 3.当输入信号从0－>1(发生跳变)时： 输出从“1”转变为“0”, 有电荷转移 动态功耗 2019/1/16

CMOS反相器的功耗 功耗组成： 1. 静态功耗 1.静态功耗PS 2. 动态功耗 常规 Vin Vout 功耗组成： 1. 静态功耗 2. 动态功耗 1.静态功耗PS 输出 输入 输出 常规 在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。 2019/1/16

随着特征尺寸的减小，泄漏电流功耗变得不可忽视，减小泄漏电流功耗是目前的研究热点之一。 对于深亚微米器件，存在泄漏电流Ileakage VDD Ileakage Ipn=A•JS Vout 漏极扩散结漏电流 亚阈值漏电流 栅极漏电流 由越过沟道区的少数载流子扩散电流引起的 随着特征尺寸的减小，泄漏电流功耗变得不可忽视，减小泄漏电流功耗是目前的研究热点之一。 2019/1/16

反向偏置二极管漏电流 2019/1/16

亚阈值漏电流 VG VT降低，Isub增大 但VT增加，速度减慢 ID VD 由少数载流子的扩散引起，类似横向晶体管 存在速度和功耗的折中考虑 由少数载流子的扩散引起，类似横向晶体管 亚阈值振幅系数 －0.1～0.1之间 2019/1/16

正常工作时采用低阈值电压，以减少CMOS电路的延迟时间 待机时采用高阈值电压，以减少CMOS电路的泄漏电流 降低待机功耗的方法举例： MTCMOS(Multi-Threshold-Voltage CMOS)技术 正常工作时采用低阈值电压，以减少CMOS电路的延迟时间 待机时采用高阈值电压，以减少CMOS电路的泄漏电流 保持速度性能的基础上， 大幅度降低功耗 2019/1/16

电路工作时导通，待机时截止 高Vt 低Vt VDD SL 低阈值逻辑电路 VSS 2019/1/16

通常（开关频率较低时）为动态功耗的主要组成部分 2.动态功耗PD VDD (3) (1) (2) (4) (5) 1. 短路电流功耗：在输入从0到1或者从1到0瞬变过程中，NMOS管和PMOS管都处于导通状态，此时存在一个窄的从VDD到VSS的电流脉冲，由此引起的功耗叫短路电流功耗。 N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 Vout 2. 瞬态功耗：在电路开关动作时，对输出端负载电容进行放电引起的功耗。 VIL VIH Vin VDD CL Vdd 通常（开关频率较低时）为动态功耗的主要组成部分 2019/1/16

短路电流功耗 CL Vdd Vin Vout Vout iC tp 2019/1/16

瞬态功耗 E=CLVDD2 Pdyn=E*f=CLVDD2f 每次翻转消耗的能量E 动态（翻转）的能量和功耗：与驱动器件的电阻无关 Vin Vout E=CLVDD2 每次翻转消耗的能量E Pdyn=E*f=CLVDD2f 动态（翻转）的能量和功耗：与驱动器件的电阻无关 为减小功耗需要减小CL ,VDD 和f 反相器的平均转换频率 2019/1/16

电路中通常用时钟频率fclk Pdyn=αCLVDD2fclk 开关活动因子 clk out α=25% 2019/1/16

降低动态功耗的基本原则 降低电源电压 降低开关活动性 减少实际电容 尽量降低电路门数 2019/1/16

双电源LSI设计技术 F/F F/F F/F F/F F/F F/F F/F F/F F/F F/F 降低电源电压举例 FF_A FF_B 对于非关键路径采用低电源电压 2019/1/16

小振幅数据通路技术 降低电源电压举例 数据通路信号的振幅减低 在数据表现形式上下功夫，减少信号的迁移几率 在不变更系统结构的基础上，采用专用数据通路(LVDS)， 以减少电路规模 低电压差分信号 2019/1/16

降低开关活动性举例 减少毛刺和竞争冒险 设计时，使各支路的延时尽可能平衡 2019/1/16

2019/1/16

CMOS静态逻辑门的小结 逻辑门的输入输出电平 逻辑门的噪声容限 MOS反相器的静态特性 逻辑门的逻辑阈值 逻辑门的开关特性 逻辑门的功耗 2019/1/16

NMOS、PMOS互补：（并联《====》串联） CMOS静态逻辑门的小结 复合CMOS逻辑门的构成 NMOS、PMOS互补：（并联《====》串联） NMOS 输出为“0” PMOS 输出为“1” 生成电路为负逻辑： 组成AND和OR时， 加一反向器。 晶体管数为： 输入端 子数的两倍。 P网 N网 2019/1/16

作业： 名词解释：静态功耗，动态功耗 简述CMOS反相器功耗的构成。 2019/1/16