第 3 章 集成逻辑门电路 概 述 分立元件门电路 TTL 集成逻辑门电路 CMOS 集成逻辑门电路 TTL电路与CMOS电路的接口 第 3 章　集成逻辑门电路 概　述 分立元件门电路 TTL 集成逻辑门电路 CMOS 集成逻辑门电路 TTL电路与CMOS电路的接口 本章小结

3.1 概 述 主要要求： 了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。

一、门电路的作用和常用类型 按逻辑功能不同分 门电路 (Gate Circuit) 指用以实现基本逻辑关系和 常用复合逻辑关系的电子电路。 是构成数字电路的基本单元之一 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分 TTL 集成门电路 CMOS 集成门电路 　　输入端和输出端都用三极管的逻辑门电路。 　　用互补对称 MOS 管构成的逻辑门电路。 CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 (推拉式输出) CMOS 传输门 输出 开路门 三态门

二、高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。 1 高电平 高电平信号是多大的信号？低电平信号又是多大的信号？ 高电平 低电平 正逻辑体制 负逻辑体制 高电平信号是多大的信号？低电平信号又是多大的信号？

3.2　分立元件门电路 主要要求： 理解三极管的开关特性。 了解与门、或门、非门、与非门、或非门 电路及其工作原理。

三极管为什么能用作开关？ 怎样控制它的开和关？ 一、三极管的开关特性 (一)静态开关特性 IC(sat) Q A uCE UCE(sat) O iC M N IB(sat) T S 临界饱和线 放大区 三极管为什么能用作开关？ 怎样控制它的开和关？ 饱 和 区 负载线 uBE + - uI=UIL 截止区 uBE < Uth B E C 三极管 截止状态 等效电路 三极管关断的条件和等效电路 当输入 uI 为低电平，使 uBE < Uth时，三极管截止。 iB  0，iC  0，C、E 间相当于开关断开。 Uth为门限电压

一、三极管的开关特性 (一)静态开关特性 临界饱和线 IC(sat) Q A uCE UCE(sat) O iC M N IB(sat) T S 临界饱和线 S 为放大和饱和的交界点，这时的 iB 称临界饱和基极电流，用 IB(sat) 表示；相应地，IC(sat) 为临界饱和集电极电流； UBE(sat) 为饱和基极电压； UCE(sat) 为饱和集电极电压。对硅管， UBE(sat)  0.7V， UCE(sat)  0.3V。在临界饱和点三极管仍然具有放大作用。 uI 增大使 iB 增大，从而工作点上移， iC 增大，uCE 减小。 放大区 饱 和 区 截止区 uBE < Uth B E C 三极管 截止状态 等效电路 uI 增大使 uBE > Uth时，三极管开始导通，iB > 0，三极管工作于放大导通状态。

一、三极管的开关特性 (一)静态开关特性 临界饱和线 放大区 饱 和 区 截止区 三极管 截止状态 三极管开通的条件和等效电路 等效电路 IC(sat) Q A uCE UCE(sat) O iC M N IB(sat) T S 临界饱和线 放大区 饱 和 区 uBE + - 截止区 uI=UIH uBE < Uth B E C 三极管 截止状态 等效电路 三极管开通的条件和等效电路 　　当输入 uI 为高电平，使 iB ≥ IB(sat)时，三极管饱和。 三极管 饱和状态 等效电路 iB ≥ IB(sat) B E UBE(sat) C UCE(sat) uBE  UCE(sat)  0.3 V  0， C、E 间相当于开关合上。

开关工作的条件 截止条件 饱和条件 uBE ＜ Uth iB ＞ IB(Sat) 可靠截止条件为 uBE ≤ 0 iB 愈大于 IB(Sat) ， 则饱和愈深。 由于UCE(Sat)  0，因此饱和后 iC 基本上为恒值， iC  IC(Sat) =

uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat) [例]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。 O uI t UIH UIL +5 V 解：(1)根据开关工作条件确定 RB 取值 uI = UIL = 0.3 V 时,三极管满足截止条件 uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat) 因为 iB = IH B -0.7 V U R 所以求得 RB < 29 k，可取标称值 27 k。

可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。由于输出信号与输入信号反相，故又称三极管反相器。 (2) 对应输入波形画出输出波形 O uI t UIH UIL 三极管截止时， iC  0，uO  +5 V 三极管饱和时， uO  UCE(sat)  0.3 V O uO/V t 5 0. 3 　　可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。由于输出信号与输入信号反相，故又称三极管反相器。

(二)动态开关特性 uI 从 UIH 负跳到时 UIL，三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。 IC(sat) O uI iC uO t UIH UIL VCC UCE(sat) 　　uI 从 UIH 负跳到时 UIL，三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。 　　uI 从 UIL 正跳到 UIH 时，三极管将由截止转变为饱和， iC 从 0 逐渐增大到 IC(sat)，uC 从 VCC 逐渐减小为 UCE(sat)。 　　上例中三极管反相器的工作波形是理想波形，实际波形为 ：

(二)动态开关特性 uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称为三极管开通时间。 uO t UIH UIL VCC UCE(sat) 　　uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称为三极管开通时间。 　　uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称为三极管关断时间。 通常 toff > ton 0.9IC(sat) ton 0.1IC(sat) toff 　　开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。 通常工作频率不高时，可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。

(三)抗饱和三极管简介 C C SBD SBD B B E 抗饱和三极管的开关速度高 SBD 的导通电压只有 0.4 V 而非 0.7 V，因此 UBC = 0.4 V 时，SBD 便导通，使UBC 钳在 0.4 V 上，降低了饱和深度。 在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称 SBD) 。

二、二极管门电路 （一）二极管与门电路 逻辑符号 二极管与门电路 与门真值表 1 Y B A 输出 输 入 逻辑表达式 Y = AB

（二）二极管或门电路 逻辑符号 二极管或门电路 或门真值表 1 Y B A 输出 输 入 逻辑表达式 Y = A + B

三、三极管非门电路 非门电路 逻辑符号 非门真值表 Y A 输出 输 入 1 逻辑表达式 Y = A

四、组合逻辑门电路 （一）与非门电路 逻辑符号 与非门真值表 1 Y B A 输出 输 入 逻辑表达式 Y = A·B

（二）或非门电路 逻辑符号 或非门真值表 1 Y B A 输出 输 入 逻辑表达式 Y = A+B

3.3 TTL 集成逻辑门电路 主要要求： 了解 TTL 与非门的电路组成、工作原理、 主要应用，掌握其外特性、主要参数。

一、TTL 与非门 (一)典型 TTL 与非门电路 CT74S系列与非门电路 输入级 中间级 输出级

(二)TTL 与非门的工作原理 RB、RC 和V6 所构成的 有源泄放电路的作用是提高 开关速度，它们不影响与非 门的逻辑功能，因此下面分 析中不予考虑。

(二)TTL 与非门的工作原理 输入端有一个或数个为 低电平时，输出高电平。 输入低电平端对应的发射结导通，uB1= 0.7 V + 0.3 V = 1 V 1 V V1管其他发射结因反偏而截止。 0.3 V 3.6 V 这时 V2、V5 截止。 因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 ≥ 1.8 V。

(二)TTL 与非门的工作原理 输入端有一个或数个为 低电平时，输出高电平。 导通 1 V 5 V 输入低电平端对应的发射结导通，uB1= 0.7 V + 0.3 V = 1 V V1管其他发射结因反偏而截止。 0.3 V 3.6 V 截止 这时 V2、V5 截止。 uC2  VCC = 5 V， V3 、V4 导通。 uO = 5V - 0.7 V - 0.7 V = 3.6 V。 因此，输入有低电平时，输出为高电平。

(二)TTL 与非门的工作原理 输入均为高电平时，输出低电平。 VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1 = 1.8 V。 截止 导通 1.8 V 1 V 因此，V1 发射结反偏而集电极正偏，处于倒置状态。 倒置放大 3.6 V 这时 V2、V5 饱和。 饱 和 饱和 uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V 使 V3 导通，而 V4 截止。 注意 　　TTL 电路输入端悬空时相当于输入高电平。 uO = UCE5(sat)  0.3 V 因此，输入均为高电平时，输出为低电平。 综上所述,该电路实现了与非逻辑功能,即

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 输出电压随输入电压变化的特性 0< uI <0.8V时, uB1 <1.5V，V2、V5 截止，V3、V4 导通，输出为高电平，UOH  3.6V。如AB 段所示，称与非门工作在截止区或处于关门状态。

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 0.8V< uI <1.1V时, 1.5V< uB1 <1.8V， V2、V5 工作于放大区， uI 的微小增大引起 uO 急剧下降，如 BC 段所示，称与非门工作在转折区或过渡区。

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 1. 电压传输特性和相关参数 电压传输特性测试电路 CT74S系列与非门电压传输特性 uI >1.1V时， uB1 1.8V，V2、V5 饱和，输出为低电平，UOL  0.3V，如 CD 段所示，称与非门工作在饱和区或处于开门状态。

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 饱和区：与非门处于开门状态。 截止区：与非门处于关门状态。 转折区 1. 电压传输特性和相关参数 饱和区：与非门处于开门状态。 截止区：与非门处于关门状态。 转折区 电压传输特性测试电路 CT74S系列与非门电压传输特性

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 关门电平 UOFF 1. 电压传输特性和相关参数 关门电平 UOFF 输出电压下降到UOH(min)时,对应的输入电压值。 开门电平 UON 输出电压上升到UOL(max)时,对应的输入电压值。 UOL(max) 阈值电压 UTH 转折区中点对应的输入电压，又称门槛电平。 近似分析时认为： uI > UTH，则与非门开通，输出低电平UOL； uI < UTH，则与非门关闭， 输出高电平UOH。

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 输入噪声容限 1. 电压传输特性和相关参数 输入噪声容限 　　输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。噪声容限越大，抗干扰能力越强。 UOL(max)

(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和相关参数 输入噪声容限 输入低电平噪声容限 UNL 1. 电压传输特性和相关参数 输入噪声容限 输入高电平噪声容限 UNH 输入低电平噪声容限 UNL 　　指输入低电平时，允许的最大正向噪声电压。 UNL = UOFF – UIL UOL(max) 　　指输入高电平时，允许的最大负向噪声电压。 UNH = UIH – UON

ROFF 称关门电阻。RI < ROFF 时，相应输入端相 当于输入低电平。对CT74S系列，ROFF  700 。 2. 输入负载特性 输入负载特性测试电路 输入负载特性曲线 uI /V R1/k UOFF 1.1 F N ROFF RON ROFF UOFF RON 　　ROFF 称关门电阻。RI < ROFF 时，相应输入端相 当于输入低电平。对CT74S系列，ROFF  700 。 　　RON 称开门电阻。RI > RON 时，相应输入端相当于输入高电平。对 CT74S 系列，RON  2.1 k。

[例] 下图中，已知 ROFF  800 ，RON  3 k，试对应 输入波形定性画出TTL与非门的输出波形。 (a) (b) t A 0.3 V 3.6 V O 逻辑0 逻辑1 Yb t O Ya t UOH O 解：图(a)中，RI = 300  < ROFF  800  相应输入端相当于输入低电平，也即相当于输入逻辑 0 。 不同 TTL 系列， RON、 ROFF 不同。 因此 Ya 输出恒为高电平 UOH 。 图(b)中，RI = 5.1 k > RON  3 k 相应输入端相当于输入高电平，也即相当于输入逻辑 1 。 因此，可画出波形如图所示。

3. 输出负载特性 　　负载电流流入与非门的输出端。 　　通常按照负载电流的流向将与非门负载分为 灌电流负载 拉电流负载 　　负载电流从与非门的输出端流向外负载。 带灌电流负载门的个数称输出低电平扇出系数 带拉电流负载门的个数称输出高电平扇出系数 NOL= IOL (max) IIL NOH= IOH (max) IIH 扇出系数越大，负载能力越强。

4. 传输延迟时间 输入信号 UOm 0.5 UOm 0.5 UIm UIm 输出信号 0.5 UIm 0.5 UOm tPHL tPLH 输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。 平均传输延迟时间 tpd 　　tpd 越小，则门电路开关速度越高，工作频率越高。

5. 静态功耗与功耗-延迟积 静态功耗 　　性能优越的门电路应具有功耗低、工作速度高的 特点，然而这两者矛盾。 　　常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称 功耗 – 延迟积)来综合评价门电路的性能，即 M = P0 tpd M 又称品质因素，值越小，说明综合性能越好。

(四) 与非门的应用 1. 构成简单控制电路

(四) 与非门的应用 2. 构成与门、或门和非门

(四) 与非门的应用 3. 简易逻辑状态测试笔 测试点高电平时亮 红灯 绿灯 测试点低电平时亮

即 Open collector gate，简称 OC 门。 二、其他功能的 TTL 门电路 (一)集电极开路与非门 1. 电路、逻辑符号和工作原理 工作原理 　　输入都为高电平时， V2 和 V5 饱和导通，输出为低电平 UOL  0.3 V 。 　　输入有低电平时，V2和 V5 截止，输出为高电平 UOH  VC 。 因此具有与非功能。 常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，TTL 与非门的上述特性对这些门电路大多适用。 即 Open collector gate，简称 OC 门。  VC 可以等于 VCC也可不等于 VCC 使用时需外接 上拉电阻 RL OC门

2. 应用 (1) 实现线与 　　两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 · Y2。 Y 注意 　　只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。

(2)驱动显示器和继电器等 [例] 下图为用 OC 门驱动发光二极管 LED 的显示电路。 已知 LED 的正向导通压降 UF = 2V，正向工作电流 IF = 10 mA，为保证电路正常工作，试确定 RC 的值。 分析： 　　该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。 要使 LED 发光，应满足 IRc  IF = 10 mA。 解：为保证电路正常工作，应满足 因此　　　　　　RC = 270 

TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。 (3)实现电平转换 　　TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。 TTL CMOS RL VDD +5 V VDD RL 　　OC 门的 UOL  0.3V，UOH  VDD，正好符合 CMOS 电路 UIH  VDD，UIL  0的要求。

(二) 与或非门与或非门 1. 与或非门的电路、逻辑符号和工作原理

2. 或非门的应用 （1）构成与门、或门和非门

2. 或非门的应用 （2）构成多路数据选择电路

(三) 异或门 1. 电路、逻辑符号和工作原理

(三) 异或门 2. 应用 正码/反码电路 Y0 Y1 Y2Y3 = A0 A1 A2A3 ， B=0时， 输出正码（原码）； 2. 应用 正码/反码电路 Y0 Y1 Y2Y3 = A0 A1 A2A3 ， B=0时， 输出正码（原码）； Y0 Y1 Y2Y3 = A0 A1 A2A3 ， B=1时， 输出反码）。

(四)三态输出门 1. 电路、逻辑符号和工作原理 工作原理 EN = 0 时，P = 1，VD 截止 1. 电路、逻辑符号和工作原理 工作原理 三态输出与非门电路 EN = 0 时，P = 1，VD 截止 电路等效为一个输入为 A、B 和1 的 TTL 与非门。 Y = AB 即 Tri-State Logic 门，简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。 1V 截止 1V EN = 1 时，P = 0，uP = 0.3V 导通 截止 这时 VD 导通，使 uC2 = 0.3 V + 0.7 V = 1 V，使 V4 截止。 Z Y=AB 另一方面，V1 导通， uB1 = 0.3V + 0.7V = 1V, V2、V5 截止。 导通 截止 1 0.3V 截止 　　这时，从输出端 Y 看进去，对地和对电源 VCC 都相当于开路，输出端呈现高阻态，相当于输出端开路。 1

(二)三态输出门 1. 电路、逻辑符号和工作原理 当 EN = 0 时，Y = AB， 三态门处于工作态； 1. 电路、逻辑符号和工作原理 当 EN = 0 时，Y = AB， 三态门处于工作态； 当 EN = 1 时，三态门输出呈现高阻态，又称禁止态。 综上所述，可见： EN 称使能信号或控制信号，A、B 称数据信号。 　　只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效。

功能表 Z AB 1 Y EN 使能端的两种控制方式 使能端低电平有效 使能端高电平有效 EN 即 Enable

2. 应用 　　任何时刻 EN1、EN2、 EN3 中只能有一个为有效电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。 总线 (1)构成单向总线

(2)构成双向总线 DI DO/DI DO 1 工作 高阻态 EN = 1 时，数据 DO 经 G1 反相后传送到总线上。 DI DO/DI DO 高阻态 工作 EN = 0 时，总线上的数据 DI经反相后在 G2 输出端输出。 DI DO/DI DO DI DO/DI DO 1 工作 高阻态 EN = 1 时，数据 DO 经 G1 反相后传送到总线上。

（一）按工作温度和电源允许变化范围不同分类 三、TTL 数字集成电路序列 （一）按工作温度和电源允许变化范围不同分类 CT74 系列 CT54 系列 TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门? 用于民品 用于军品 　　具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。

(即先进低功耗肖特基TTL 简称 LSTTL) （二） 按平均传输延迟时间和平均功耗不同分类 CT74H 系列(即高速 TTL简称 HTTL) CT74S 系列 (即肖特基TTL 简称 STTL) CT74AS 系列 (即先进肖特基TTL 简称 ASTTL) CT74 系列(即标准 TTL ) 向高速 发展 CT74L 系列 (即低功耗 TTL 简称 LTTL) 措施： (1) 采用 SBD 和抗饱和三极管； (2) 采用有源泄放电路； (3) 减小电路中的电阻值。 向低功 耗发展 措施：增大电阻值 向减小 功耗 - 延迟积 发展 CT74LS 系列 (即低功耗肖特基TTL 简称 LSTTL) CT74ALS 系列 (即先进低功耗肖特基TTL 简称 LSTTL) 　　CT74F快速系列，又称FTTL序列，速度和功耗介于CT74AS 系列和CT74ALS 系列之间。

（二） 按平均传输延迟时间和平均功耗不同分类 （二） 按平均传输延迟时间和平均功耗不同分类 典型噪声容限/V 1 1 1 0.5 0.6 0.5 0.5 FTTL 5 4 3 12 　　其中，LSTTL 系列综合性能优越、品种多、价格便宜； ALSTTL 系列性能优于 LSTTL，但品种少、价格较高，因此目前实用中多选用 LSTTL。

（三） 集成逻辑门的选用要点 (1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。 （三） 集成逻辑门的选用要点 (1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。 (2)不同系列 TTL 中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速 度(平均传输延迟时间 tpd )和平均功耗不同。实际使用时， 高速门电路可以替换低速的；反之则不行。 例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 xx74xx00 引脚图 双列直插 14 引脚 四 2 输入与非门

四、TTL 集成逻辑门的使用注意事项 （一）电源电压及电源干扰的消除 对 54 系列电源电压应满足（5  10%）V ， 为防止外来干扰通过电源串入电路，需对电源进行滤波。 在印制板电源输入端接10~100F电容至地，对低频滤波。 电路中每隔6~8个门接0.01~0.1F电容至地，对高频滤波。

(二)输出端的连接 普通 TTL 门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。

（三）多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 ~ 10 k 电阻接 VCC 　　TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。

或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接 与或非门中不使用的与门至少有一个输入端接地。

[例] 欲用下列电路实现非运算，试改错。 　　(ROFF  700 ，RON  2.1 k)

OC 门输出端需外接上拉电阻 解： RC Y = 1 Y = 0 5.1kΩ 510Ω RI > RON ，相应输入端为高电平。 RI < ROFF ，相应输入端为低电平。

（四）电路安装接线和焊接应注意的问题 （五）调试应注意的问题 连线要尽量短，最好用绞合线；整体接地要好，地线 要粗而短。 焊接用电烙铁不大于 25 W，使用中性焊剂，不得使用焊 油。焊接时间要短；焊接完毕后，只能用少许酒精清洗。 （五）调试应注意的问题 输出电平是否满足要求。对CT54/74、CT54H/CT74H， UOH2.4V, UOL 0.4V; 对CT54S/74S、CT54LS/CT74LS 、 CT54F/CT74F ，UOH2.7V, UOL 0.5V。 输出高电平时输出端不能碰地，输出低电平 时输出端不能碰电源，否则可能烧坏器件。

3.4 CMOS 集成逻辑门电路 主要要求： 掌握 CMOS 反相器的电路、工作原理 和主要外特性。 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。 掌握 CMOS 反相器的电路、工作原理 和主要外特性。 了解 CMOS 与非门、或非门、开路门、 三态门和传输门的电路和逻辑功能。 了解 CMOS 数字集成电路的应用要点。

一、CMOS 反相器 (一)电路基本结构 时, 增强型 PMOS 管导通 时, 增强型 PMOS 管截止 O iD uGS UGS(th)P 转移特性 A uI Y uO VDD S G D B VP VN A uI Y uO VDD S G D B VP VN NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。. A uI Y uO VDD S G D B VP VN 增强型 NMOS 管 (驱动管) 增强型 PMOS 管(负载管) 构成互补对称结构 uGSP + - uGSN > UGS(th)N 时，增强型 NMOS 管导通 uGSN < UGS(th)N 时，增强型 NMOS 管截止 O iD uGS UGS(th)N 增强型 NMOS 管 转移特性 uGSN + - 要求VDD > UGS(th)N +｜UGS(th)P｜且 UGS(th)N =｜UGS(th)P｜ UGS(th)N UGS(th)P 增强型 NMOS 管开启电压 UIL = 0 V，UIH = VDD 增强型 PMOS 管开启电压

(二)工作原理 A uI Y uO VDD S G D VP 衬底 B VN 截止 uGSP + - 导通 uGSN ◎ 输入为高电平 UIH = VDD 时， uGSN = VDD > UGS(th)N , VN 导通， VP 截止， ◎ 输入为低电平 UIL = 0 V 时， uGSN = 0V < UGS(th)N ， VN 截止， VP 导通， uOVDD , 为高电平。 UIH = VDD ◎ 输入为低电平，UIL = 0V 时， uGSN = 0V < UGS(th)N ， UIL = 0V 截止 uGSN + - VN 截止， VP 导通， 导通 uGSP A uI Y uO VDD S G D VP 衬底 B VN uO  VDD 为高电平。 uO  0 V ，为低电平。 ROFFN RONP uO +VDD S D 导通电阻 RON << 截止电阻 ROFF RONN ROFFP uO +VDD S D 可见该电路构成 CMOS 非门，又称 CMOS 反相器。 　　无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD  0。因此 CMOS 反相器静态功耗极微小。

(三)电压传输特性 VDD=VCC=5V 阈值电压: UTH=VDD/2 噪声容限高: VDD/2

二、其他功能的 CMOS 门电路 (一)CMOS 与非门和或非门 1. CMOS 与非门 VDD A B VDD VPB VPA VNA VNB Y 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。 与非门结构特点： 驱动管相串联， 负载管相并联。

CMOS 与非门工作原理 驱动管均导通， 负载管均截止， 输出为低电平。 ◆　　当输入均为 高电平时： A B VDD VPB VPA VNA VNB Y 截止 导通 1 A B VDD VPB VPA VNA VNB Y 1 导通 截止 低电平输入端相对应的驱动管截止，负载管导通， 输出为高电平。 ◆ 　当输入中有 低电平时： 因此 Y = AB

改进CMOS 与非门，使输出电平大小不受输入端个数影响

2. CMOS 或非门 A B VDD VPB VPA VNA VNB Y 或非门结构特点： 驱动管相并联， 负载管相串联。

改进：带缓冲级的CMOS 或非门

与 OC 门相似，常用作驱动器、电平转换器和实现线与等。 (二) CMOS漏极开路与非门 简称 OD 门 Y A B uO uI VDD1 漏极开路的CMOS与非门电路 需外接上拉电阻 RD Y = AB 构成与门 构成输出端开路的非门 与 OC 门相似，常用作驱动器、电平转换器和实现线与等。

(三)CMOS 传输门 工作原理 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP NMOS VN C 由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。 当 C = VDD，uI = 0 ~ VDD 时，VN、 VP 中至少有一管导通，输出与输入 之间呈现低电阻，相当于开关闭合。 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。 uO uI uO = uI，称传输门开通。 当 C = 0V，uI = 0 ~ VDD 时，VN、 VP 均截止，输出与输入之间呈现高 电阻，相当于开关断开。 C、C 为互补控制信号 uI 不能传输到输出端，称传输门关闭。 C = 1，C = 0 时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。

(三)CMOS 传输门 VDD PMOS VP uI/uO uO/uI TG uI/uO uO/uI C VN 传输门逻辑符号 NMOS C TG 即 Transmission Gate 的缩写 传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。

(四)CMOS 三态输出门 工作原理 VDD EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影 响 CMOS 反相器工作。 Y = A 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。 1 导通 Y=A 1 截止 Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN

（一）CMOS 门电路比之 TTL 的主要特点 功耗极低 抗干扰能力强 电源电压范围宽 输出信号摆幅大(UOH  VDD，UOL  0 V) 输入阻抗高 扇出系数大 注意：CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非 CMOS 电路的驱动能力比 TTL 强。实际上 CMOS4000 系列驱动能力远小于 TTL，HCMOS 驱动能力与 TTL 相近。

(二)CMOS 数字集成电路系列 CMOS4000 系列 高速CMOS 系列 (又称 HCMOS 系列) 功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。 高速CMOS 系列 (又称 HCMOS 系列) 功耗极低、抗干扰能力强；电源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。 由于CMOS电路 UTH  VDD / 2，噪声容限UNL  UNH  VDD / 2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。 提高速度措施：减小 MOS 管的极间电容。

H CMOS 系列 民品 按工作温度不同分为 CC74 系列 CC54 系列 军品 CC54HC / 74HC 系列 T 按电源电压不同分为 VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V HCMOS序列的速度达到了T54LS/74LS 水平，又具有低功耗、抗干扰能力强的优点。 很有发展前景。

四、CMOS 集成逻辑门的使用注意事项 (一) 电源电压 1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. CMOS 电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。 3. 在进行 CMOS 电路实验，或对 CMOS 数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。

（二） 闲置输入端的处理 1. 闲置输入端不允许悬空。 2. 对于与门和与非门，闲置输入端应接正电源或高电平； 1. 闲置输入端不允许悬空。 2. 对于与门和与非门，闲置输入端应接正电源或高电平； 对于或门和或非门的闲置输入端应接地或低电平。 闲置输入端不宜与使用输入端并联使用，因为这样会增 大输入电容，从而使电路的工作速度下降。但在工作速 度很低的情况下，允许输入端并联使用。

（三） 输出端的连接 1. 输出端不允许直接与电源 VDD 或地（VSS）相连。 为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。 当 CMOS 电路输出端接大 容量的负载电容时，为保证 流过管子的电流不超过允许值，需在输出端和电容之间 串接一个限流电阻。

（四） 其它注意事项 焊接时，电烙铁必须接地良好，必要时，将 电烙铁的电源插头拔下，利用余热焊接。 集成电路在存放和运输时，应放在导电容器或 金属容器内。 组装、调试时，应使所有的仪表、工作台面等 有良好的接地。

*五、集成逻辑门电路应用举例 [例] 试改正下图电路的错误，使其正常工作。 CMOS 门 TTL 门 OD 门 (a) (b) (c) 悬空 TTL 门 悬空 ≥ OD 门 & EN 解： VDD Yd= A B EN = 1 时 EN = 0 时 VDD CMOS 门 Ya = AB Yb = A + B TTL 门 OD 门 Yc = A VDD

[例] 试分别采用与非门和或非门实现与门和或门。 解：(1) 用与非门实现与门 设法将 Y = AB 用与非式表示 因为 Y = AB = AB 可用两级电路 2 个与非门实现之 因此，用与非门实现的与门电路为 将与非门多余输入端与有用端并联使用构成非门 Y = AB

(2) 用与非门实现或门 设法将 Y = A + B 用与非式表示 可用两级电路 3 个与非门实现 因为 Y = A + B = A + B = A · B 因此，用与非门实现的或门电路为 实现 A Y = A + B 实现 B

(3) 用或非门实现与门 设法将 Y = AB 用或非式表示 因为 Y = AB = A · B = A + B 可用两级电路 3 个或非门实现之。 因此，用或非门实现的与门电路为 Y = AB 　　将或非门多余输入端与有用端并联使用构成非门

(4) 用或非门实现或门 设法将 Y = A + B 用或非式表示 可用两级电路 2 个或非门实现之 因为 Y = A + B = A + B 因此，用或非门实现的或门电路为 Y = A + B

[例] 有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。 输 入 输 出 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 解：(1) 分析设计要求，建立真值表 报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用 A、B、C 表示，且规定有火灾探测信号时用 1 表示，否则用 0 表示。 1 报警电路的输出用 Y 表示，且规定需报警时Y 为 1 ，否则 Y 为 0。 由此可列出真值表如右图所示 (2) 根据真值表画函数卡诺图

(3) 用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。 A BC 1 00 01 11 10 1 Y = AB + AC + BC 1 1 1 =AB · AC · BC =AB · AC · BC (4) 画逻辑图 根据 Y 的与非表达式画逻辑图 A B C Y

3.5 TTL 电路与 CMOS 电路的接口 主要要求： 了解 TTL 电路和 CMOS 电路的接口需要 考虑的问题与常用解决方案。

一、 TTL 电路驱动 CMOS 电路 （一）TTL 电路驱动 CMOS4000 系列电路 在TTL电路输出接一个上拉电阻 RU TTL电路和CMOS 电路电源不同时，驱动门要用OC门。 TTL电路输出低电平，满足驱动CMOS 电路输入的要求，而输出高电平的下限值小于CMOS电路输入高电平的下限值，它们之间不能直接驱动。因此，应设法提高TTL电路输出高电平的下限值，使其大于CMOS电路输入高电平的下限值。

一、 TTL 电路驱动 CMOS 电路 （一）TTL 电路驱动 CMOS4000 系列电路 也可采用电平转换器

（二）TTL电路驱动74HCT高速CMOS电路 高速 CMOS 电路 CC74HCT 系列在 制造时已考虑到和TTL电路的兼容问题，它的输入高电平UIH（min) = 2 V，而TTL电路输出的高电平 UOH（min) = 2.7 V，因此，TTL电路的输出端可直接与高速 CMOS 电路 CC74HCT 系列的输入端相连，不需要另外再加其他器件。

二、 CMOS 电路驱动 TTL 电路 （一）CMOS4000 系列驱动 TTL 电路 将同一芯片上的多个CMOS并联作驱动门。

（二）高速CMOS电路驱动TTL电路 高速 CMOS 电路的电源电压VDD = VCC = 5 V时，CC74HC 和 CC74HCT 系列电路的 输出端和 TTL 电路的输入端可直接相连。

本章小结 门电路是组成数字电路的基本单元之一，最基 本的逻辑门电路有与门、或门和非门。实用中 通常采用集成门电路，常用的有与非门、或非 门、与或非门、异或门、输出开路门、三态门 和 CMOS 传输门等。门电路的学习重点是常 用集成门的逻辑功能、外特性和应用方法。

在数字电路中，三极管作为开关使用。 　　硅 NPN 管的截止条件为 UBE ＜ 0.5 V ，可靠截止条件为 UBE ≤ 0 V，这时 iB  0，iC  0，集电极和发射极之间相当于开关断开；饱和条件为 iB ≥ IB(sat) ，这时，硅管的 UBE(sat)  0.7 V，UCE(sat)  0.3 V，集电极和发射极之间相当于开关闭合。 　　三极管的开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。

TTL 数字集成电路主要有 CT74 标准系列、CT74L 低功耗系列、CT74H 高速系列、CT74S 肖特基系列、CT74LS 低功耗肖特基 系列、CT74AS 先进肖特基系列、CT74F序列 和 CT74ALS先进低功耗肖特基系列。其中， CT74L 系列功耗最小，CT74AS 系列工作频率 最高。 通常用功耗 - 延迟积来综合评价门电路性能。 CT74LS 功耗-延迟积很小、性能优越、品种多、价格便宜，实用中多选之。ALSTTL 系列性能优于 LSTTL，但品种少、价格较高。

CMOS 数字集成电路主要有 CMOS4000 系列和HCMOS 系列。CMOS4000 系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路 CT74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越。因此，CMOS 电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。

应用集成门电路时，应注意： (1)电源电压的正确使用 TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V；CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多用 5 V，以便与 TTL 电路兼容。 (2)输出端的连接 开路门的输出端可并联使用实现线与，还可用来驱动需要一定功率的负载。 三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。 普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。

CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。 (3) 闲置输入端的处理 多余输入端接正电源或与有用输入端并接 与门和与非门 多余输入端接地或与有用输入端并接 或门和或非门 TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。 (4)信号的正确使用 　　数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。

CMOS 传输门既可传输数字信号， 也可传输模拟信号。 UIL≤UOFF 要注意保证有较大的噪声容限 TTL 电 路 UIH≥UON 噪声容限越大，则电路抗干扰能力越强。 当输入端外接电阻 RI 时 RI ＜ ROFF 相当于输入逻辑 0 RI ＞ RON 相当于输入逻辑 1 CMOS 电路 UIL  UOL  0 V UIH  UOH  VDD UNL  UNH  VDD / 2 ，噪声容限很大， 因此电路抗干扰能力很强。  CMOS 门电路由于输入电流为零， 因此不存在开门电阻和关门电阻。 CMOS 传输门既可传输数字信号， 也可传输模拟信号。