2.4 TTL门电路 返回 2.4.1 TTL与非门 2.4.2 集成门电路电气特性及主要参数 2.4.3 抗饱和TTL与非门 结束 放映 2.4 TTL门电路 2.4.1　TTL与非门 2.4.2 集成门电路电气特性及主要参数 2.4.3　抗饱和TTL与非门 2.4.4 其他类型的TTL集成门电路 返回 2019/4/21

复习 什么是高电平？什么是低电平？ 什么是状态赋值？ 什么是正逻辑？什么是负逻辑？ 二极管与门、或门有何优点和缺点？ 2019/4/21

2.3 TTL反相器 TTL集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管—晶体管逻辑门电路，简称TTL电路。 2019/4/21

返回 2.4.1 TTL与非门 1．TTL与非门的电路结构及工作原理 集电结导通 箝位于1.0V 有0.3V 全为3.6V 多发射极三极管 　　每一个发射极能各自独立形成正向偏置的发射结，并可使三极管进入放大或饱和区。 2019/4/21

2.1V 有0 输出1 1V 全1 输出0 　三输入TTL与非门电路 (a)电路 (b) 逻辑符号 2019/4/21

当输入低电平时， uI=0.3V，发射结正向导通， uB1=1.0V (1) 输入级 N P N P 　　当输入低电平时， uI=0.3V，发射结正向导通， uB1=1.0V 　　当输入高电平时， uI=3.6V，发射结受后级电路的影响将反向截止。 uB1由后级电路决定。 2019/4/21

(2) 中间级 反相器VT2 实现非逻辑 反相输出 输入高电 压时饱和 向后级提供反相与同相输出。 输入低电压时截止 同相输出 2019/4/21

(3) 输出级（推拉式输出） VT3为射极跟随器 低输入 高输入 饱和 截止 低输入 高输入 截止 导通 2019/4/21

2. 工作原理 （1）当输入高电平时， uI=3.6V， VT1处于倒置工作状态， 集电结正偏，发射结反偏， 2. 工作原理 （1）当输入高电平时， uI=3.6V， VT1处于倒置工作状态， 集电结正偏，发射结反偏， uB1=0.7V×3=2.1V， VT2和VT4饱和， 输出为低电平uO=0.3V。 2.1V 3.6V 0.3V 2019/4/21

（2） 当输入低电平时， uI=0.3V， VT1发射结导通，uB1=0.3V+0.7V=1V， VT2和VT4均截止， VT3和VD导通。 输出高电平 uO =VCC -UBE3-UD ≈5V-0.7V-0.7V=3.6V 1V 0.3V 3.6V 2019/4/21

(3) 采用推拉式输出级利于提高开关速度和负载能力 VT3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。 当输入高电平时，VT4饱和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集电极电流可以全部用来驱动负载。 当输入低电平时，VT4截止，VT3导通(为射极输出器)，其输出电阻很小，带负载能力很强。 可见，无论输入如何，VT3和VT4总是一管导通而另一管截止。 这种推拉式工作方式，带负载能力很强。 2019/4/21

2.4.2 集成门电路电气特性及主要参数 返回 　　电压传输特性：输出电压uO与输入电压uI的关系曲线。 1. 曲线分析 2019/4/21

2. 输入输出电平 (2) 输出低电平UOL 上限典型值为0.3V。 (1) 输出高电平UOH 下限典型值为3V。 2019/4/21

在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平UON。 一般要求UON≤1.8V (4) 关门电平UOFF 一般要求UOFF≥0.8V 在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平UON。 　　在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平UOFF。 2019/4/21

电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH（又称门槛电平）。通常UTH≈1.4V。 　　(6) 噪声容限（ UNL和UNH ） 噪声容限也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。 UNL和UNH越大，电路的抗干扰能力越强。 2019/4/21

2019/4/21

① 低电平噪声容限（低电平正向干扰范围） UNL=UOFF-UIL UIL为电路输入低电平的典型值（0.3V） ① 低电平噪声容限（低电平正向干扰范围） UNL=UOFF-UIL UIL为电路输入低电平的典型值（0.3V） 若UOFF=0.8V，则有 UNL=0.8-0.3=0.5 (V) ② 高电平噪声容限（高电平负向干扰范围） 　　　　　　UNH = UIH - UON 　 UIH为电路输入高电平的典型值（3V） 若UON=1.8V，则有 UNH = 3-1.8 =1.2 (V) 2019/4/21

3. 输入负载特性 返回 输入电压VI随输入端对地外接电阻RI变化的曲线，称为输入负载特性曲线。如图2.4.6所示。 2019/4/21

虚框内为TTL与非门的部分内部电路 　　在一定范围内，uI随RI的增大而升高。但当输入电压uI达到1.4V以后，uB1 = 2.1V，RI增大，由于uB1不变，故uI = 1.4V也不变。这时VT2和VT4饱和导通，输出为低电平。 2019/4/21

RON ROFF RI→ ∞悬空时？ RI 较小时，关门，输出高电平； RI 较大时，开门，输出低电平； 2019/4/21

(2) 开门电阻RON—— 在保证门电路输出为额定低电平的条件下，所允许RI 的最小值称为开门电阻。典型的TTL门电路RON≈ 2kΩ。 　　(1) 关门电阻ROFF —— 在保证门电路输出为额定高电平的条件下，所允许RI 的最大值称为关门电阻。典型的TTL门电路ROFF≈ 0.7kΩ。 　　 　　(2) 开门电阻RON—— 在保证门电路输出为额定低电平的条件下，所允许RI 的最小值称为开门电阻。典型的TTL门电路RON≈ 2kΩ。 　　数字电路中要求输入负载电阻RI ≥ RON或RI ≤ ROFF ，否则输入信号将不在高低电平范围内。 　　振荡电路则令 ROFF ≤ RI ≤ RON使电路处于转折区。 2019/4/21

综上所述，改变电阻RI时，可改变门电路的输出状态。维持输出高电平的RI最大值称为关门电阻，用ROFF表示，其值约为700Ω。只要RI＜ROFF，与非门便处于关闭状态。同样，维持输出低电平的RI的最小值称为开门电阻，用RON表示，其值约为2.1KΩ。只要RI＞RON，与非门便处于开通状态。 2019/4/21

负载电流iL不可过大，否则输出高电平会降低。 4. 输出负载特性 指输出电压与输出电流之间的关系曲线。 　　(1) 输出高电平时的输出特性 拉电流负载 输出高电平时的输出特性 （a）电路 （b）特性曲线 负载电流iL不可过大，否则输出高电平会降低。 2019/4/21

一般灌电流在20 mA以下时，电路可以正常工作。典型TTL门电路的灌电流负载为12.8 mA。 (2) 输出低电平时的输出特性 灌电流负载 　输出低电平时的输出特性 （a）电路 （b）特性曲线 　　一般灌电流在20 mA以下时，电路可以正常工作。典型TTL门电路的灌电流负载为12.8 mA。 负载电流iL不可过大，否则输出低电平会升高。 2019/4/21

返回 5. 平均传输延迟时间tpd 平均传输延迟时间tpd表征了门电路的开关速度。 tpd = （tpLH +tpHL）/2 TTL与非门的传输延迟时间 2019/4/21

6. 功耗 7. 延时－功耗积 功耗是门电路重要参数之一。 功耗有静态功耗和动态功耗之分。 理想的数字电路或系统，希望它既有高速度，同时功耗又低。在实际中，要实现这种理想情况是较难的。一种综合性的指标叫做延时—功耗积，它等于传输延迟时间和门电路功耗的乘积。一个逻辑器件的延时—功耗积越小，表明它的特性愈接近于理想情况。 2019/4/21

2． TTL门电路主要参数的典型数据 74系列TTL门电路主要参数的典型数据 参 数 名 称 典 型 数 据 导通电源电流 ICCL ≤10 mA 截止电源电流 ICCH ≤5 mA 输出高电平 UOH ≥3 V 输出低电平 UOL ≤0.35 V 输入短路电流 IIS ≤2.2 mA 输入漏电流 IIH ≤70μA 开门电平 UON ≤1.8 V 关门电平 UOFF ≥0.8 V 平均传输时间 tpd ≤30 ns 2019/4/21

返回 作业题 2-2 2019/4/21

2.4.3 抗饱和TTL与非门 返回 为了提高开关速度，图2.4.10所示电路与图2.4.1电路相比有两处作了明显改进，引入了抗饱和的肖特基三极管，增加了有源泄放回路。 肖特基三极管的引入主要是为了提高电路的开关速度。肖特基三极管属于一种抗饱和的三极管，是在普通三极管的基极和集电极之间并上一个肖特基二极管SBD，其结构如图2.4.11所示。 2019/4/21

2019/4/21

3.易于制造。制造工艺和TTL电路的常规工艺相容。 SBD有下述特点： 1.开启电压低，约为0.3～0.4V。 2.它几乎没有电荷存储效应，不会引起附加延迟时间。这是因为导电的多子 — 电子由N型半导体注入到金属直接成为漂移电流后形成正向电流，因此没有少子产生的存储电荷。 3.易于制造。制造工艺和TTL电路的常规工艺相容。 2019/4/21

将SBD接入普通三极管的基极和集电极之间，可有效地抑制三极管进入深饱和状态。由图2. 4 将SBD接入普通三极管的基极和集电极之间，可有效地抑制三极管进入深饱和状态。由图2.4.11可知，随基极偏置电流IB增加，T管将从放大状态进入饱和状态。集电极电位VC随IB上升而下降。当三极管CE之间的电压VCE降至0.3V时，VBC接近0.4V，SBD趋于导通，IB继续增加的部分将被SBD旁路，三极管T的饱和深度不会再增加，确保三极管工作在浅饱和工作状态。这样当三极管关断时从饱和转为截止的时间缩短了，从而使集成电路的开关速度得到提高。 2019/4/21

提高电路开关速度的措施之二是增加了有源泄放电路。有源泄放回路由T6管和R6、R7组成，其主要作用如下： 当输入由低电平全部变成高电平时，与非门处于开态。这时T6基极通过R6接到T2发射极，而T5基极直接接到T2发射极。所以在跳变瞬间IE2绝大部分流入T5基极，使T5比T6优先导通，且使T5迅速饱和，从而缩短了开通时间ton。T5饱和后，IE2被T6分流，使T5基极电流减小，从而减轻了饱和程度，使T5处于浅饱和状态，为缩短存储时间ts创造了条件。 当输入由高电平变成低电平时，T2截止，T5、T6随之截止。但在T5存储电荷泄放前，T6仍导通，T6为T5存储电荷提供一条低阻泄放回路，从而使T5截止加速，缩短了ts及toff。 由以上分析可知，有源泄放回路加速了T5的导通和关断，从而提高了整个电路的开关速度。 2019/4/21

返回 2.4.4 其他类型的TTL集成门电路 1. 集电极开路门（OC门） 为何要采用集电极开路门呢？ 推拉式输出电路结构存在局限性。 　　推拉式输出电路结构存在局限性。 　　首先，输出端不能并联使用。若两个门的输出一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。 2019/4/21

1 很大的电流 不高不低的电平：1/0? 　推拉式输出级并联的情况 2019/4/21

集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。 其次，在采用推拉式输出级的门电路中，电源一经确定（通常规定为5V），输出的高电平也就固定了（不可能高于电源电压5V），因而无法满足对不同输出高电平的需要。 集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。 2019/4/21

1．集电极开路门的电路结构 (1)电路结构：输出级是集电极开路的。 (2)逻辑符号：用“◇”表示集电极开路。 集电极开路 集电极开路的TTL与非门 （a）电路 （b）逻辑符号 2019/4/21

当VT3截止，由外接电源E通过外接上拉电阻提供高电平UOH＝E。 　　(3)工作原理： 　　当VT3饱和，输出低电平UOL＝0.3V； 　　当VT3截止，由外接电源E通过外接上拉电阻提供高电平UOH＝E。 　　因此， OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。 2019/4/21

2. OC门的应用举例 (1) OC门的输出端并联，实现线与功能。 RL为外接负载电阻。 Y1 =AB Y2 = CD Y1 Y2 Y 1 1 OC门的输出端并联实现线与功能 2019/4/21

（2）用OC门实现电平转换 　用OC门实现电平转换的电路 2019/4/21

返回 2. 三态输出门电路（TS门） 三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。 何为高阻状态？ 　　三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。 何为高阻状态？ 　　悬空、悬浮状态，又称为禁止状态。 　　测电阻为∞，故称为高阻状态。 　　测电压为0V，但不是接地。 　　因为悬空，所以测其电流为0A。 2019/4/21

(1)电路结构：增加了控制输入端（Enable）。 (2)工作原理： 1．三态门的电路结构 (1)电路结构：增加了控制输入端（Enable）。 　　 EN = 0时，电路为正常的与非工作状态，所以称控制端低电平有效。 (2)工作原理： 1 截止 Y＝AB 2019/4/21

当EN = 1时，门电路输出端处于悬空的高阻状态。 1.0V 1.0V 截止 悬空 截止 导通 1 当EN = 1时，门电路输出端处于悬空的高阻状态。 2019/4/21

(2)逻辑符号 控制端低电平有效的三态门 低电平有效 用“▽”表示输出为三态。 控制端高电平有效的三态门 高电平有效 2019/4/21

要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。 2．三态门的主要应用－实现总线传输 　　要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。 　　如有8个门，则8个EN端的波形应依次为高电平，如下页所示。 用三态门实现总线传输 2019/4/21

2019/4/21

返回 作业题 1、2-5 2、2-7 2019/4/21