北方光源同步辐射像素探测器预研 读出电子学研究进展 魏微 李怀申 宁哲 樊磊 张杰 李绍富 刘刚 陆卫国 江晓山 王铮 蓝克坚 卢云鹏 欧阳群 核探测与核电子学国家重点实验室 2014-04-23

主要内容 回顾 像素阵列设计和测试结果 倒装焊工艺进展概要 北方光源同步辐射像素探测器预研 前期原型芯片研究进展和测试结果 V12版读出芯片测试结果 倒装焊工艺进展概要

北方光源同步辐射硅像素探测器预研 北方光源探测器预研项目之一 项目时间：2012~2015 芯片设计目标 像素单元尺寸 150μm×150μm 刷新率 100~1kHz 芯片规模 72列×104行 总通道数 7488 工作模式 数字积分（计数） 计数深度 20bit ENC 好于200e 能量探测范围 8keV~20keV 像素单元功耗 50μW/pixel 芯片总功耗 400mW

当前研究进度 2012. 5，项目研究开始 已完成V0.1、V0.2、V1.0版芯片的MPW流片和测试 基于GF 0.13μm工艺 单像素单元→4×4小阵列→12×20像素阵列 按照负电荷收集方式设计 V1.1版芯片，包含（12×20）像素阵列 基于GF 0.13μm工艺，2013.8流片，2014.1接收 正电荷收集方式 V1.2版芯片，包含（24×20）像素阵列 GF 0.13μm工艺不继续提供工程批支持，需要变更工艺 基于SMIC 0.13μm工艺，2014.1流片，2014.3接收，2014.4测试 计划2014.7进行工程批流片 倒装焊工艺测试芯片的设计（1：1尺寸） 2012.10，提交流片（GF 0.35μm工程批） 2013. 9，进行芯片裸片测试，获得倒装焊前测试数据 2013. 10，进行倒装焊划片，并进行倒装焊工艺研究 2014.3，完成了第一批倒装焊联合系统的测试，进行了初步的工艺评估

当前研究进展 像素单元v0.1版（模拟） 像素单元v0.2版 像素读出芯片v1.2 测试子板 倒装焊测试芯片工程批晶圆 探针台测试

像素单元设计 像素单元结构 实现性能（仿真） 模拟：前放+成形+甄别器+阈值调节 数字：计数链+配置移位链+帧逻辑 噪声性能：ENC=75e@Cd=200fF 一致性指标：刻度后好于100e 功耗： 模拟部分静态工作电流18μA/Pixel（21μW/Pixel） 数字部分平均功耗20μW/Pixel @ 10MHz 芯片整体功耗将好于400mW/Chip

芯片设计和整体读出结构 采用列串行读出的方式输出各单元计数结果，以帧刷新的方式更新数据 配置数据以复用移位链的方式移位至对应像素单元并实现帧刷新 目前实现了24×20像素阵列 外围连接和整体布局按照最终版读出芯片设计，便于扩展和测试性能 阵列总线规划、缓冲和列端逻辑 集成片上多通道DAC提供偏置和全局阈值，芯片可实现最终系统的全部功能 集成片上参考源

V02版读出芯片测试结果回顾 验证了4×4像素阵列的全部功能 初步完成了像素阵列的阈值一致性刻度算法 刻度前后阵列阈值不一致性分别为163e和30.1e，刻度后满足设计需求 但16个像素的阵列统计性不够，需要后续验证 纯模拟电路和像素阵列测试得到的S-curve结果相同 由此得到等效输入端噪声为92e 表明数字电路并未显著增加噪声

V10版读出芯片设计和测试 12×20像素阵列 对阵列进行阈值一致性刻度，刻度前后阈值不一致性分别为357.1e和30.1e 初步建立了自动刻度和测试算法 对阵列进行阈值一致性刻度，刻度前后阈值不一致性分别为357.1e和30.1e 刻度后不一致性满足设计需求 刻度前后阵列的噪声没有发生明显变化，平均噪声为102e 获得了足够的统计量

V12版读出芯片设计 移植到SMIC 0.13μm工艺上 两种工艺比较接近，因此在原理图中仅对少数晶体管尺寸进行了修改，在仿真中可以保持相近的性能 主要工作在版图移植上，部分Design Rule和过孔定义不一致，主要需对这部分版图进行修改 但标准单元库以及整体版图的布局布线等可以保留，使得移植可以较快完成 最小面积5mm×5mm，将像素阵列修改为24×20，维持输出IO不变，以便使测试PCB兼容 流片周期短 1月7日提交流片，3月24日接收裸片 比GF 0.13μm流片快约一个月 V11版 GF 0.13μm正电荷芯片进行了初步测试，功能正常，噪声约96e和之前版本持平。这里不详细介绍其测试结果

V12版芯片功能测试 前放输出 同步信号 前放和成形仿真波形 成形输出 信号输入：幅度+600mV脉冲（6ke） 前放：基线848.5mV，幅度114.6mV，达峰约40ns，底宽~220ns 成形：基线345mV，幅度489.3mV，达峰120ns，底宽~240ns 甄别宽度：约135ns，同阈值位置有关 甄别器输出

模拟单元测试 前放线性度±2% 成形线性度±2% TOT脉宽线性度±2% 以上实测线性度结果同仿真结果相符

S-curve测试和等效输入端噪声 以前放-成形-甄别器的纯模拟单元测量S-curve，得到15.9%~84.1%触发效率对应的输入138.83mV~153.41mV，可得两倍ENC为：ENC=7.29mV，约合72.9e 阈值设在1.47ke位置 利用阵列计数结果统一测量S-curve，作为模数混合结果，得到ENC的平均值为87.3e 模数混合版图并未显著增加噪声 纯模拟单元S-curve测试 阵列S-curve测试 阵列噪声统计直方图

像素阵列的阈值一致性刻度 刻度前 阈值 刻度前 噪声 刻度前 S-curve 采用统一阈值时，阈值分布标准差为161.8e，噪声平均值为87.3e 同v10测试结果（阈值357.1e，噪声107e）相比，结果都稍好一些。其中阈值可能因为工艺，噪声因为设计改善。 刻度后，阈值分布标准差为22.9e，显著改善，噪声平均值为88.4e基本不变

最小无噪声触发可甄别能量 寻找了芯片最小可甄别能量（最小阈值）（纯芯片） 在一致性刻度的基础上不断压低全局阈值，直至出现恒定的噪声触发或noisy像素 测试表明阵列最小无噪声触发可甄别电荷为950e，即3.6keV最小可甄别能量 连接Sensor之后，噪声预期将增加，但也应该能满足最小8keV的能量探测需求 正着手准备同Sensor的联调测试 GDAC=8’d56 GDAC=8’d52 GDAC=8’d51

最高帧刷新率 阈值设定在之前寻找的最小无噪声触发可甄别电荷处 S-curves @clk=500kHz, scan step=100e, 50e S-curves @clk=30MHz, scan step=100e, 50e 阈值设定在之前寻找的最小无噪声触发可甄别电荷处 增加系统时钟至30MHz（母板的上限频率），噪声平均值未发现明显增加，表明没有显著时钟串扰 不过随着时钟频率的增加，每帧统计量减少，S-curve出现一些随机性 按此系统时钟频率，芯片最高帧刷新率可达1.8kHz（72×104阵列规模，按9个并行输出计算） 暂时为V1.0版的测试结果

倒装焊和封装研究 采用较便宜的GF 0.35μm工艺完成了简单读出电路芯片的设计，用于评估倒装焊工艺 像素尺寸和阵列规模按最终尺寸1：1，单芯片尺寸1.7cm×1.1cm 像素单元基于3T积分原理设计，用于测量倒装焊节点上封装前后电容的变化 需要电容负载片来完成倒装焊连接 完成了工程批流片并进行了裸片测试 已收到两批倒装焊样片并进行了封装后测试，证明了设计思想是可行的

裸片测试和芯片良率 采用8吋晶圆，每片wafer约80片芯片 一组典型的裸片测试结果 没有任何故障（1等级）：良率整体约为75%，和相似尺寸的像素读出芯片FEI4的良率相似，说明设计是合理的 整体功能正常但有坏点（6等级）：次等级良率约80%左右 其他等级：电源地短路；偏置电压不正确；刻度功能不正确。无法工作

批量后的典型缺陷情况和故障试分析 标准无故障图像 仅个别坏点呈无关联散点分布： 可能过孔坏（较常出现） 集中出现一片不良区域： 可能晶圆不洁？（较常出现，和具体的晶圆编号有关） 坏点呈有规则的轨迹： 疑似划痕（有时出现） 某阵列区域全坏： 读出buffer坏（有时出现） 单一行、列坏：地址总线坏（较常出现）

倒装焊样片测试情况-功能测试 列扫描时钟 无ADC插件，只能先用示波器将波形取下，再在Matlab中进行数据分析 同一行16像素结果 可重复性很好 同一行16像素结果 正常电容波动 坏点 最后一个子阵列，少4列

工艺A-样片1-扫描测试结果（正常情况） 倒装焊后阵列扫描二维图像 倒装焊后阵列扫描三维图像 裸片测试阵列扫描二维图像 裸片测试阵列扫描三维图像

倒装焊后阵列扫描三维图像（中间列区由于打线失误导致） （除了裸片测试的坏点，还出现了新的坏点，即由倒装焊工艺所致） 工艺B-样片1-扫描测试结果（不良情况） 倒装焊后阵列扫描三维图像（中间列区由于打线失误导致） （除了裸片测试的坏点，还出现了新的坏点，即由倒装焊工艺所致） 倒装焊后阵列扫描二维图像 裸片测试阵列扫描二维图像 裸片测试阵列扫描三维图像

小结、后续安排和准备 结论： 硅像素读出芯片后续安排 读出芯片MPW版本的测试已基本完成，主要指标：噪声和一致性均满足设计需求 倒装焊工艺评估芯片也经过了实际检验，能够区分良好的工艺和不良工艺，实现了设计思想 硅像素读出芯片后续安排 已将Sensor小阵列样品同芯片进行打线连接，准备开展联调测试 Sensor输入电容约为1pF，可以预期噪声会比较大，主要进行功能性验证 读出芯片计划2014.7进行工程批流片 考虑采用倒装焊工艺评估芯片来评估真正的Sensor的性能

Thank you！