第 7 章 存储器

7.1 半导体存储器 7.1.1 只读存储器(ROM) 1. ROM的结构

图 7-1 ROM的基本结构

存储矩阵是存放信息的主体，它由许多存储单元排列组成。每个存储单元存放一位二值代码(0 或 1)，若干个存储单元组成一个“字”(也称一个信息单元)。 地址译码器有n条地址输入线A0~An-1，2n条译码输出线W0~W2n-1，每一条译码输出线Wi称为“字线”，它与存储矩阵中的一个“字”相对应。因此， 每当给定一组输入地址时，译码器只有一条输出字线Wi被选中，该字线可以在存储矩阵中找到一个相应的“字”，并将字中的m位信息Dm-1~D0送至输出缓冲器。读出Dm-1~D0的每条数据输出线Di也称为“位线”，每个字中信息的位数称为“字长”。

ROM的存储单元可以用二极管构成，也可以用双极型三极管或MOS管构成。存储器的容量用存储单元的数目来表示，写成“字数乘位数”的形式。对于图 7-1 的存储矩阵有2n个字， 每个字的字长为m，因此整个存储器的存储容量为2n×m位。 存储容量也习惯用K(1 K=1024)为单位来表示，例如1 K×4、 2 K×８ 和 64 K×1的存储器，其容量分别是 1024×4 位、 2048×8 位 和 65 536×1 位。 输出缓冲器是ROM的数据读出电路，通常用三态门构成，它不仅可以实现对输出数据的三态控制，以便与系统总线联接， 还可以提高存储器的带负载能力。

图 7-2 二极管ROM结构图

图7-2 是具有两位地址输入和四位数据输出的ROM结构图， 其存储单元用二极管构成。图中，W0~W3四条字线分别选择存储矩阵中的四个字，每个字存放四位信息。制作芯片时，若在某个字中的某一位存入“1”，则在该字的字线Wi与位线Di之间接入二极管，反之，就不接二极管。 读出数据时，首先输入地址码，并对输出缓冲器实现三态控制，则在数据输出端D3~D0可以获得该地址对应字中所存储的数据。例如，当A1A0=00时，W0=1，W1=W2=W3=0，即此时W0被选中，读出W0对应字中的数据D3D2D1D0=1001。同理，当A1A0分别为01、10、11时，依次读出各对应字中的数据分别为 0111、1110、0101。因此，该ROM全部地址内所存储的数据可用表 7-1 表示。

表 7-1 图 7-2 ROM的数据表 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 1 0 1 1 1 0 0 1 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 0 1

2. ROM在组合逻辑设计中的应用 从存储器的角度看，只要将逻辑函数的真值表事先存入ROM，便可用ROM实现该函数。例如，在表 7-1 的ROM数据表中，如果将输入地址A1、A0看成两个输入逻辑变量，而将数据输出D3、D2、D1、D0看成一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数，表 7-1就是这一组多输出组合逻辑函数的真值表，因此该ROM可以实现表 7-1 中的四个函数(D3、D2、D1、D0)，其表达式为 (7-1)

从组合逻辑结构来看，ROM中的地址译码器形成了输入变量的所有最小项，即每一条字线对应输入地址变量的一个最小项。在图 7-2 中， 因此式(7-1)又可以写为：

图 7-3 ROM的阵列框图

图 7-4 图 7-2 ROM的阵列图

用ROM实现逻辑函数一般按以下步骤进行： ① 根据逻辑函数的输入、输出变量数目，确定ROM的容量，选择合适的ROM。 ② 写出逻辑函数的最小项表达式，画出ROM的阵列图。 ③ 根据阵列图对ROM进行编程。

【 例 7-1 】用ROM设计一个四位二进制码转换为格雷码的代码转换电路。 解：① 输入是四位自然二进制码B3~B0，输出是四位格雷码G3~G0，故选24×4 的ROM。 ② 四位二进制码转换为格雷码的真值表，即ROM的编程数据表如表 7-2 所示。由此可写出输出函数的最小项之和式为

表 7-2 二进制码转换为格雷码的真值表

(a) 二进制码转为格雷码的阵列图； (b) 逻辑符号图 ③ 用ROM实现码组转换的阵列图及逻辑符号图分别如图 7-5(a)、 (b)所示。 图 7-5 例 7-1 阵列图和逻辑符号图 (a) 二进制码转为格雷码的阵列图； (b) 逻辑符号图

3. ROM的编程及分类 ROM的编程是指将信息存入ROM的过程。根据编程和擦除的方法不同，ROM可分为掩模ROM、可编程ROM(PROM)和可擦除的可编程ROM(EPROM)三种类型。 1) 掩模ROM 掩模ROM中存放的信息是由生产厂家采用掩模工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。它在使用时只能读出，不能写入，因此通常只用来存放固定数据、固定程序和函数表等。

2) 可编程ROM(PROM) PROM在出厂时，存储的内容为全 0(或全 1)，用户根据需要，可将某些单元改写为 1(或 0)。 这种ROM采用熔丝或PN结击穿的方法编程，由于熔丝烧断或PN结击穿后不能再恢复， 因此PROM只能改写一次。 熔丝型PROM的存储矩阵中，每个存储单元都接有一个存储管，但每个存储管的一个电极都通过一根易熔的金属丝接到相应的位线上，如图 7-6 所示。用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。

图 7-6 熔丝型PROM的存储单元

采用PN结击穿法PROM的存储单元原理图如图 7-7(a)所示，字线与位线相交处由两个肖特基二极管反向串联而成。正常工作时二极管不导通，字线和位线断开，相当于存储了“0”。若将该单元改写为“1”，可使用恒流源产生约 100~150 mA电流使V2击穿短路，存储单元只剩下一个正向连接的二极管V1(见图(b))，相当于该单元存储了“1”；未击穿V2的单元仍存储“0”。

图 7-7 PN结击穿法PROM的存储单元

3) 可擦除的可编程ROM(EPROM) 这类ROM利用特殊结构的浮栅MOS管进行编程，ROM中存储的数据可以进行多次擦除和改写。  最早出现的是用紫外线照射擦除的EPROM(Ultra-Violet Erasable Programmable Read-Only Memory, 简称UVEPROM)。 不久又出现了用电信号可擦除的可编程ROM(Electrically Erasable Programmable Read-Only Memory, 简称E2PROM)。 后来又研制成功的快闪存储器(Flash Memory)也是一种用电信号擦除的可编程ROM。

7.1.2 随机存取存储器(RAM) 随机存取存储器也称随机存储器或随机读/写存储器，简称RAM。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。根据存储单元的工作原理不同， RAM分为静态RAM和动态RAM。 1. 静态随机存储器(SRAM) 1) 基本结构 SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成，其框图如图 7-12 所示。

图 7-12 SRAM的基本结构

存储矩阵由许多存储单元排列组成，每个存储单元能存放一位二值信息(0或1)，在译码器和读/写电路的控制下，进行读/写操作。 地址译码器一般都分成行地址译码器和列地址译码器两部分， 行地址译码器将输入地址代码的若干位A0~Ai译成某一条字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余若干位(Ai+1~An-1)译成某一根输出线有效，从字线选中的一行存储单元中再选一位(或n位)，使这些被选中的单元与读/写电路和I/O(输入/输出端)接通，以便对这些单元进行读/写操作。

读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号，当CS=0时，RAM工作，CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。称为读/写控制信号。R/W=1 时，执行读操作，将存储单元中的信息送到I/O端上；当R/W=0时，执行写操作，加到I/O端上的数据被写入存储单元中。

2) SRAM的静态存储单元 静态RAM的存储单元如图 7-13 所示，图 7-13(a)是由六个NMOS管(V1~V6)组成的存储单元。V1、V2构成的反相器与V3、V4构成的反相器交叉耦合组成一个RS触发器，可存储一位二进制信息。Q和Q是RS触发器的互补输出。V5、V6是行选通管，受行选线X(相当于字线)控制，行选线X为高电平时Q和Q的存储信息分别送至位线D和位线D。V7、V8是列选通管，受列选线Y控制，列选线Y为高电平时，位线D和D上的信息被分别送至输入输出线I/O和I/O，从而使位线上的信息同外部数据线相通。

(a) 六管NMOS存储单元； (b)六管CMOS存储单元 图 7-13 SRAM存储单元 (a) 六管NMOS存储单元； (b)六管CMOS存储单元

2. 动态随机存储器(DRAM) 动态RAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量RAM的主流产品。

7.1.3 存储器容量的扩展 1. 位数的扩展 存储器芯片的字长多数为一位、四位、八位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。 位扩展可以利用芯片的并联方式实现，图7-15是用八片 1024×1 位的RAM扩展为1024×8 位RAM的存储系统框图。 图中八片RAM的所有地址线、R/W、CS分别对应并接在一起， 而每一片的I/O端作为整个RAM的I/O端的一位。 ROM芯片上没有读/写控制端R/W，位扩展时其余引出端的连接方法与RAM相同。

图 7-15 RAM的位扩展连接法

2. 字数的扩展 字数的扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。图 7-16 是用字扩展方式将四片256×8 位的RAM扩展为1024×8 位RAM的系统框图。图中，译码器的输入是系统的高位地址A9、A8，其输出是各片RAM的片选信号。若A9A8=01，则RAM(2)片的CS=0，其余各片RAM的CS均为1， 故选中第二片。只有该片的信息可以读出，送到位线上，读出的内容则由低位地址A7~A0决定。显然，四片RAM轮流工作，任何时候，只有一片RAM处于工作状态，整个系统字数扩大了四倍，而字长仍为八位。 ROM的字扩展方法与上述方法相同。

图 7-16 RAM的字扩展