Presentation is loading. Please wait.

Presentation is loading. Please wait.

大型TPC读出电子学的挑战 邓智 清华大学工程物理系 2014/10/31 第四届核电子学ASIC研讨会@中科大▪合肥.

Similar presentations


Presentation on theme: "大型TPC读出电子学的挑战 邓智 清华大学工程物理系 2014/10/31 第四届核电子学ASIC研讨会@中科大▪合肥."— Presentation transcript:

1 大型TPC读出电子学的挑战 邓智 清华大学工程物理系 2014/10/31

2 概要 TPC探测器技术的新发展和新需求 读出电子学的挑战 现有读出技术概况 CEPC-TPC探测器读出的关键问题探讨 2014/10/31
第四届核电子学ASIC研讨会-科大

3 TPC:时间投影室 测量带电粒子的三维径迹的气体探测器
与硅径迹探测器相比,TPC的优势在于体积大(100m3)、造价低、物质质量低、可提供dE/dX信息等,缺点是单点的位置精度较低、计数率低 径迹探测器技术的发展表现在:一方面,硅探测器技术不断向大面积、减薄发展;另一方面,TPC技术则不断向高位置精度和高计数率发展 2014/10/31 第四届核电子学ASIC研讨会-科大

4 TPC探测器技术的发展 微结构气体探测器(MPGD)的出现,可以在高精度位置信息的同时,实现信号的放大;同时也可以工作在更高的计数率
 读出密度 增加漂移速度、以减小漂移过程中的扩散  信号处理速率 TPC探测器性能的提升首先是探测器技术本身的发展,但同时也离不开读出电子学技术的发展 2014/10/31 第四届核电子学ASIC研讨会-科大

5 大型TPC的新需求 LHC后计划中的粒子对撞物理实验 CEPC ILC/ILD 2014/10/31 第四届核电子学ASIC研讨会-科大

6 TPC读出的基本需求: 高密度的PAD阵列读出 高速波形采样 高速数据传输 2014/10/31 第四届核电子学ASIC研讨会-科大

7 TPC读出:从ALICE到ILC ALICE TPC 位置分辨提高>10倍 读出Pad尺寸减小5-10倍 读出通道增加4-8倍 ILC
Parameter Geometry rin rout z 848 mm 2466 mm ±2497 mm Pad size 4 x 7.5 mm2 or 6 x 10 mm2 Number of pads 278,784 per endcap spoint in rf 800 mm for inner, mm for outer spoint in rz mm dE/dx resolution 5% ALICE TPC 位置分辨提高>10倍 读出Pad尺寸减小5-10倍 读出通道增加4-8倍 Parameter Geometry rin rout z 329 mm 1808 mm ±2350 mm Pad size 1 x 4 mm2 or 1 x 6 mm2 Number of pads 1-2 x 106 per endcap spoint in rf 60 mm for zero drift, < 100 mm overall spoint in rz mm dE/dx resolution 5% ILC TPC 2014/10/31 第四届核电子学ASIC研讨会-科大

8 读出电子学的挑战 挑战一:密度 每通道4~6mm2面积,包括ASIC、封装、接插件、电源等其他元器件、制冷管等
在Z方向上没有太多的空间:减少材料,放置silicon outer tracker 涉及的关键技术:ASIC;高密度封装、互连、PCB技术;电磁兼容 2014/10/31 第四届核电子学ASIC研讨会-科大

9 挑战二:功耗 1mW/ch x 1Mch/plate = 1kW/plate 40mW/ch=yes, 10mW/ch? 1mW/ch?!
需要主动制冷,制冷能力?材料? 涉及的关键技术包括:低功耗设计;两相CO2制冷技术 2014/10/31 第四届核电子学ASIC研讨会-科大

10 挑战三:集成度 数字化前置 波形采样,WHY? 电流信号的脉宽为~100ns,而2-hit resolution要求区分100ns间隔的脉冲
数字滤波,基线波动 涉及的关键技术:低功耗ADC;数字滤波 2014/10/31 第四届核电子学ASIC研讨会-科大

11 挑战四:数据传输和处理 10bit 40MSPS/ch x 1M ch= 400Tbps Pad occupancy~10%,零压缩?
波形信息提取:幅度、时间重心、波形重叠 涉及的关键技术:高速串行数据传输;数字滤波;并行处理 2014/10/31 第四届核电子学ASIC研讨会-科大

12 现有读出技术概况 从功耗、密度等关键性能指标上看,现有的读出芯片都不能完全满足ILC/CEPC中TPC的读出需求 2014/10/31
PASA/ALTRO AFTER Super-ALTRO Timpix TPC ALICE T2K ILC Pad size 4x7.5 mm2 6.9x9.7 mm2 1x6 mm2 55x55 mm2 Pad channels 5.7 x 105 1.25 x 105 1-2 x 106 109 Max drift time 92 ms 20 ms 46 ms Readout Chamber MWPC MicroMegas GEM/MicroMegas Front-end Gain 12mV/fC 18 mV/fC 12-27 mV/fC 2.64mV/fC Shaper CR-(RC)4 CR-(RC)2 None Peaking time 200 ns 100 ns ns ns ENC 385 e 1000 e 520 e ~100 e Digitizer Method ADC SCA TOT Waveform Yes No Sampling frequency 10MSPS 25MSPS 40MSPS - Dynamic range 10bit Buffer depth 1k 511 Data reduction Low data amount Power consumption 32mW/ch mW/ch 1.76mW/ch* 14mW/ch Radiation tolerance ~160krad 200krad CMOS Process 250 nm 350 nm 130 nm Status Installed In study 从功耗、密度等关键性能指标上看,现有的读出芯片都不能完全满足ILC/CEPC中TPC的读出需求 2014/10/31 第四届核电子学ASIC研讨会-科大

13 ALICE TPC 2014/10/31 第四届核电子学ASIC研讨会-科大

14 PASA+ALTRO PASA ALTRO 0.35mm CMOS 2014/10/31 第四届核电子学ASIC研讨会-科大
@10MSPS 0.35mm CMOS 2014/10/31 第四届核电子学ASIC研讨会-科大 0.25mm CMOS

15 Super ALTRO 2014/10/31 第四届核电子学ASIC研讨会-科大
Super-ALTRO in 0.13mm CMOS technology, 64ch version in 65nm technology is in plan 2014/10/31 第四届核电子学ASIC研讨会-科大

16 Timepix读出 2014/10/31 第四届核电子学ASIC研讨会-科大

17 国内TPC探测器的读出芯片 很不完全的统计 GEMROC(高能所) CASAGEM(清华) CASCA(清华) 2014/10/31
第四届核电子学ASIC研讨会-科大

18 CASAGEM的应用 2014/10/31 第四届核电子学ASIC研讨会-科大

19 CEPC-TPC读出的关键问题探讨 基本结构 2014/10/31 第四届核电子学ASIC研讨会-科大

20 前端芯片 Total number of channels 1-2 Million per endcap AFE ENC
<1000 Cd=10pF Gain 10-30 mV/fC, programmable Peaking time ns, programmable Dynamic Range Up to 150fC ADC Sampling rate 40 MSPS Resolution 10 bit Buffer latency ~50 ms Data readout rate 20-40 Gb per event w.o. zero compression Zero Suppression Optional Power consumption <10 mW per channel Power Pulsing Area < 6 mm2 per channel, incl. cooling Process CMOS 65nm 2014/10/31 第四届核电子学ASIC研讨会-科大

21 低噪声模拟前端 采用CSA+CR-RC滤波,增益和成形时间的可编程,为将来探测器系统的参数优化提供一定的灵活性和可能性
采用65nm工艺进行低噪声模拟电路的设计具有挑战性,目前在HEP领域也只有CERN和LBNL硅像素探测器的读出电子学开展了相关工作 2014/10/31 第四届核电子学ASIC研讨会-科大

22 低功耗波形采样ADC技术:Pipeline vs. SAR
采用65nm工艺和SAR结构, 10bit/40MSPS的ADC功耗将只有~1mW,开关电容阵列(SCA)不再有功耗上的优势 2014/10/31 第四届核电子学ASIC研讨会-科大

23 低功耗的高速串行输出 CERN GBT project: 5Gbps, 100m, 500kGy
Altera+MicroPOD:120Gbps 在1kHz事例率情况下,每通道数据率仅为20Mbps(2k x 10b x 1kHz),目前比较成熟的串行数据传输技术可以实现功耗<100mW/Gbps

24 耐辐照设计 TPC读出电路处的辐照总剂量比较低,LHC工作10年的累计剂量<13Gy 应该更加关注单粒子效应,特别是单粒子闩锁效应
65nm CMOS工艺的辐照效应需要研究 2014/10/31 第四届核电子学ASIC研讨会-科大

25 制冷: really COOL technology
Two Phase CO2:allow small tubing Two phase CO2技术在LHCb、AMS等实验中采用,前者的热交换功率达到1.5kW 2014/10/31 第四届核电子学ASIC研讨会-科大

26 小结 ILC/CEPC等实验中大型TPC探测器都面临着读出电子学的问题,目前尚未有成熟的解决方案,对我们来说是一个机遇
功耗、密度和高速数据传输是读出电子学需要考虑的关键因素,采用更先进的工艺( 比如65nm )会有很明显的优势,开展这方面的ASIC设计和研制在核电子学领域中也是很前沿的工作,也可以为其他探测器读出积累经验

27 谢谢! 2014/10/31 第四届核电子学ASIC研讨会-科大


Download ppt "大型TPC读出电子学的挑战 邓智 清华大学工程物理系 2014/10/31 第四届核电子学ASIC研讨会@中科大▪合肥."

Similar presentations


Ads by Google