數位邏輯與實習 Week 4 曾建勳.

Presentation on theme: "數位邏輯與實習 Week 4 曾建勳."— Presentation transcript:

1 數位邏輯與實習 Week 4 曾建勳

2 正規形式與標準形式 全及項(最小項,miniterm)與全或項(最大項, maxterm) 全及項(all AND)：
範例：由兩個二元變數x 與 y組成的所有全及項: xy, xy', x'y, x'y' 全及項又可稱為標準積 (standard product) n 個變數可以組合成 2n 個全及項。 全或項(all OR)： 一個由OR邏輯組成起來的項。 x+y, x+y', x’+y, x‘+y' 全或項又可稱為標準和 (standard sum) n 個變數可以組合成 2n 個全或項

3 正規形式與標準形式 每一個全或項為其相對應全及項的補數，反之亦然。 表2-3列有3個變數所形成的8個全及或項與全或項。 補數
邏輯閘中作為訊號辨識

4 正規形式 一個布林函數可用下列方式表示： 真值表 全及項之和(和:OR邏輯)
f1 = x‘y’z + xy‘z’ + xyz = m1 + m4 +m7 f2 = x'yz+ xy'z + xyz'+xyz = m3 + m5 +m6 + m7 模擬驗算中 只要其中一 個是真值即 可

5 正規形式 布林函數的補數 由真值表中找出函數值是0的全及項合
f1' = m0 + m2 +m3 + m5 + m = x'y'z'+x'yz'+x'yz+xy'z+xyz' f1‘的補數(使用Demorgan Thm.): f1 = (f1')’=(x+y+z)(x+y'+z)(x+y'+z') (x'+y+z')(x'+y'+z)= M0 M2 M3 M5 M6 任何布林函數可用下列方式表示： 全及項之和 全或項之積 布林函數用全及項的和或全或項的積 來表示皆稱正規形式 形式中的每一項一定要包含每個變數 (原函數所剩餘 之各全及項的和) 全或項之積

6 正規形式 例題2-4:全及項之和(每一全及項皆須包含所有變數)
推導: F = A+B'C = A (B+B') + B'C= AB +AB' + B'C = AB(C+C') + AB'(C+C') + (A+A')B'C =ABC+ABC'+AB'C+AB'C'+A'B'C 重組: F = A'B'C +AB'C' +AB'C+ABC'+ ABC = m1 + m4 +m5 + m6 + m7 表示式: F(A,B,C) = Σ(1, 4, 5, 6, 7) 法二:先建構真值表 F(A,B,C) = Σ(1, 4, 5, 6, 7)

7 正規形式 例題2-5:全或項之積 推導: F = xy + x'z (分配律) 缺項
F = xy + x'z = (xy + x') (xy +z) = (x+x')(y+x')(x+z)(y+z) = (x'+y)(x+z)(y+z) x' + y = x' + y + zz' = (x'+y+z)(x'+y+z') x + z = x + z + yy’ = (x + y + z)(x + y’ +z) y + z= y + z + xx’ =(x + y + z)(x’ + y + z) 重組: F = (x+y+z)(x+y'+z)(x'+y+z)(x'+y+z') =M0M2M4M5 表示式: F(x,y,z) = P (0,2,4,5) (分配律) 缺項 (OR的單位元素) (分配律) (OR的單位元素) (分配律)

8 正規形式 正規形式之間的轉換 原函數所剩餘 之各全及項的和 F(A,B,C) = ∑ (1,4,5,6,7)
F'(A,B,C) = ∑ (0,2,3)=m0 + m2 + m3 由迪摩根定理 F(A,B,C) = (m0 + m2 + m3 )’=m0’m2’m3’ = M0M2M3 = Π (0,2,3) = ∑ (1,4,5,6,7) Summary: 補數關係: mj' = Mj 全及項之和 ↔ 全或項之積 轉換程序: 運算符號 Σ 與 Π 互換並將原表示式中所缺的那些向列出即可

9 正規形式 範例 F = xy + xz F(x, y, z) = S(1, 3, 6, 7)
F(x, y, z) = P (0, 2, 4, 6) 真值表 正規形式之間的轉換

10 標準形式 標準形式: 正規形式(每一項一定要包含每個變數)不是字元數目最少的項 形式中的每一項不一定要包含每個變數可形成字元數目最少的項
兩種標準形式: 積項之和 (sum of product) F1 = y‘ + xy+ x’yz‘ (圖2-3(a)) 和項之積 (product of sum) F2 = x(y‘+z)(x’+y+z‘) (圖2-3(b)) 非標準形式: F3 = AB + C(D + E) (圖2-4(a)) = AB + CD + CE (標準形式,圖2-4(b))

11 標準形式 二階層電路 (two-level implementation) 多階層電路 (two-level implementation)
優點:邏輯閘間的 延遲較小 缺點:特別邏輯閘 的輸入數會 不實際 L1 L2 L3

12 其他邏輯運算 n 個二進位變數而言，其真值表有 2n 個不同的列。 n 個二進位變數而言，即有 2n x 2n =22n 個不同的函數。
對兩個變數而言，則可能形成16種不同的布林函數。

13 其他邏輯運算

14 其他邏輯運算 表2-8列出兩個二進位變數 x 和 y 之16種函數的真值表。其中除了互斥-OR (exclusive-OR) 符號  較常使用外，其 他符號幾乎很少人用到。 表2-8中所列的每個函數在某些方面解釋時都賦予一個名稱以及註解，這16個函數可分為三類： 常數函數，在此只有0或1兩個。F0, F15 單元運算對於 x 或 y 各有補數與轉移兩種，一共四種。F3, F5, F10, F12 具有二元運算子的函數，一共有十個，包括AND、 OR、NAND、NOR、互斥-OR、全等 (equivalence)、禁止 (inhibition) 及意含 (implication) 等八種運算。F1, F2, F4, F6, F7, F8, F9, F11, F13, F14

15 數位邏輯閘 布林函數組成：AND, OR 與 NOT 運算(邏輯閘) 在建構其他型式的邏輯閘時，需注意下列因素：
完成實體元件時是否技術上能呈現，並且成本是否合理； 當閘輸入擴展到超過兩個以上時是否能呈現； 是否合乎二元運算子之特性，例如交換性與結合性； 完成任何布林函數時是否可單獨一個閘完成，或者需要與其他閘連接才能完成。

16 數位邏輯閘 表2-8中定義的16個函數： 圖2-5中列出這8種邏輯閘的符號及真值表。
除了2個常數函數以及4個重複兩次的函數，剩下的10個函數在此討論其邏輯閘特性。 禁止(/)及意含(C)因為不具交換性及結合性，因此不能做為標準的邏輯閘，其他8個函數：補數、轉移、AND、OR、NAND、NOR、互斥-OR、全等，在數位設計中都可以當作標準的邏輯閘。 圖2-5中列出這8種邏輯閘的符號及真值表。 每個閘有一個或兩個二元輸入變數 x 及 y，以及一個二元輸出變數 F。

17

18

19 數位邏輯閘 擴展到多重輸入閘 所有邏輯閘(除了反相器和緩衝器)都可擴展輸入至兩個以上。 AND及OR運算都具有交換性及結合性
如果閘之間的二元運算具有交換性及結合性就可以將輸入擴展至兩個以上。 AND及OR運算都具有交換性及結合性 (x+y)+z = x+(y+z) = x+y+z (x y)z = x(y z) = x y z

20 數位邏輯閘 NAND及NOR函數具有交換性 原始NAND及NOR運算不具結合性 => 他們不可擴充 ≠

21 數位邏輯閘 多重輸入NOR 閘重新定為OR 閘的補數OR-n 多重輸入NAND 閘重新定為AND 閘的補數AND-n
串接 NAND 運算 = 積項之和 (sum of product) 串接 NOR 運算 = 和項之積 (product of sum)

22 數位邏輯閘 互斥-OR和全等閘都具有交換性及結合性 以硬體的觀點，多重輸入(n>=2)變數的互斥-OR卻很少使用。
互斥-OR函數是一個奇函數 (odd function) (也就是說，當輸入變數是奇數個為1時，輸出為1)。 2-輸入閘以 3-輸入閘表示

23 正邏輯與負邏輯 正邏輯與負邏輯 兩個輸入(出)信號 <=> 兩種邏輯值 正邏輯：H=1; L=0 負邏輯：H=0; L=1
正、負是邏輯值的方法與信號本身之正負無關 在本書中，我們不使用負邏輯的邏輯閘，並且我們假設所有的閘都是操作在正邏輯的設定下。

24 H=1 L=0 對偶 在輸入及輸出端的小三角形代表極性指(polarity indicator)。 意味端點是以負邏輯假設。 H=0 L=1

25 正邏輯與負邏輯 Ex.: TTL (Transistor-Transistor Logic)閘 正邏輯NAND閘 負邏輯OR閘

26 積體電路 積體電路 (縮寫為IC) 為矽半導體結晶，稱為晶片 (chip) 所構成。 範例:積體電路的標準
SSI: < 10 個邏輯閘 MSI: 10 ~ 100 個邏輯閘 LSI: 100 ~ xk 個邏輯閘 VLSI: > xk 個邏輯閘 體積小(compact size) 價格低 低功率消耗 高可靠度 快速

27 數位邏輯家族 數位邏輯家族：電路技術 TTL：電晶體-電晶體邏輯 (transistor-transistor logic) (dying?) ECL：射極-耦合邏輯 (emitter-coupled logic) (高速, 高功率消耗) MOS：金-氧半導體 (metal-oxide semiconductor) (NMOS, 高密度) CMOS：互補式金-氧半導體 (complementary metal-oxide semiconductor) (低功率) BiCMOS：高速,高密度

28 數位邏輯家族的特性 扇出數 (fan-out)，一個閘在正常動作中，輸出端可接的標準負載數目，稱為此閘的扇出數。所謂標準負載指同類IC任何閘輸入所需的電流數量。 扇入數 (fan-in)，一個閘可以使用的輸入數稱為此閘的扇入數。 Power dissipation 功率消耗 (power dissipation)，每個閘操作時所需要的電力消耗。 傳播延遲 (propagation delay)，為訊號從輸入端傳送到輸出端時平均的轉移延遲時間。 雜訊邊限 (noise margin)，加進數位電路輸入端而不會使得輸出產生變化的最大雜訊電壓，稱為雜訊邊限。

29 電腦輔助設計 CAD –電腦輔助設計 數百萬個電晶體與邏輯閘 支援電路之電腦基本陳述的軟體程式 利用自動化設計程序輔助數位硬體電路的開發
設計入門 電路圖抓取 (schematic capture) 或電路圖繪製 (schematic entry) 硬體描述語言 (hardware description language, HDL) Verilog, VHDL 模擬 實體實現 ASIC, FPGA, PLD