集成电路工艺原理 仇志军 zjqiu@fudan.edu.cn 邯郸校区物理楼435室

大纲 第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第八章 薄膜淀积 第九章 刻蚀 第十章 接触与互连 第十一章 后端工艺与集成 第十二章 未来趋势与挑战

后端工艺 backend of the line technology (BEOL) ——将器件连接成特定的电路结构：金属线及介质的制作，使得金属线在电学和物理上均被介质隔离。 全局互连 （Al） （IMD） （PMD） 局部互连 （多晶硅, 硅化物, TiN） 接触（contact）—金属和硅的结合部 通孔（via）—用于连接不同层的金属连线 金属间介质（IMD） 钝化层（passivation）

多层金属互连增加了电路功能并使速度加快 后端工艺越来越重要 占了工艺步骤中大部分 影响IC芯片的速度

其中eox是介质的介电常数，K是边缘场效应的修正系数，r是金属线的电阻率 互连的速度限制可以作简单的估计 由全局互连造成的延迟可以表达为： e 其中eox是介质的介电常数，K是边缘场效应的修正系数，r是金属线的电阻率

各种延迟 减小互连延迟的途径: 1）低电阻率金属(Cu) 2）low-k介质

对IC金属化系统的主要要求 电学、机械、热学、热力学及化学 (1) 金属和半导体形成低阻接触 (2) 低阻互连 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定，不发生电迁移及腐蚀现象 (6) 易刻蚀 (7) 制备工艺简单

可能形成互连的导电材料 金属 （metal）：low resistivity 多晶硅（poly–Si）：Medium resistivity) 硅化物（metal silicides）：介于以上二者之间

Properties of Interconnect Materials Thin film resistivity (cm) Melting point (oC) Al 2.7-3.0 660 W 8-15 3410 Cu 1.7-2.0 1084 Ti 40-70 1670 PtSi 28-35 1229 C54 TiSi2 13-16 1540 WSi2 30-70 2165 CoSi2 15-20 1326 NiSi 12-20 992 TiN 50-150 2950 Ti30W70 75-200 2200 Heavily doped poly-Si 450-10000 1417

定义：零偏压附近电流密度随电压的变化率 衡量欧姆接触质量的参数是比接触电阻 c 重掺杂硅 金属线 接触面积A 比接触电阻 c 的单位: Wcm2 或 m2 接触电阻： 金属－Si之间， c在10-5～10-9 Wcm2 金属－金属之间， c<10-8 Wcm2

金半接触 整流接触 欧姆接触

当金属与半导体之间的载流子输运以隧道穿透为主时，c与半导体的掺杂浓度N及金－半接触的势垒高度qb有下面的关系 结论：要获得低接触电阻的金-半接触，必须减小金-半接触的势垒高度及提高半导体的掺杂浓度 n+~1019-1021/cm3, p+>1019/cm3

形成欧姆接触的方式 低势垒欧姆接触：一般金属和p型半导体 的接触势垒较低 高掺杂欧姆接触 Al/p-type Si势垒高度 0.4 eV Al/n-type Si势垒高度 0.7 eV 需高掺杂欧姆接触

常用金属-n型硅之间的肖特基势垒高度 硅化物 Cu Eg(Si)＝1.12eV

用自对准硅化物技术（self-aligned silicide，SALICIDE）：与多晶栅和隔离自对准 在降低接触尺寸时减小接触电阻的一些措施 在金属/半导体界面增加掺杂浓度 -由杂质固溶度限制 用具有低肖特基势垒的技术 -在制备CMOS时，最好的选择时Mid-Gap Barrier 增加接触的有效面积 ***** -接触整个结面积，而不仅仅是接触孔面积 用自对准硅化物技术（self-aligned silicide，SALICIDE）：与多晶栅和隔离自对准

(d) Selective removal of unreacted metal SALICIDE Process SiO2 source gate drain metal (b) Metal deposition (a) Basic MOSFET structure fabricated SiO2 source gate drain SiO2 silicide unreacted metal (c) 1st anneal in N2 at 300-700 °C (d) Selective removal of unreacted metal + 2nd anneal at 500-850 oC SiO2 silicide

铝互连技术 最常用的材料是Al：采用溅射淀积 Al 金属化系统失效的现象 Al的电迁移（Electromigration） Al/Si接触中的尖楔现象 Cu正全面取代Al

（1）铝的电迁移 当大密度电流流过金属薄膜时，具有大动量的导电电子将与金属原子发生动量交换，使金属原子沿电子流的方向迁移，这种现象称为金属电迁移 电迁移会使金属原子在阳极端堆积，形成小丘或晶须，造成电极间短路；在阴极端由于金属空位的积聚而形成空洞，导致电路开路 void Hillock e

(2) Al/Si接触中的尖楔现象 1）硅和铝不能发生化学反应形成硅化物，但是退火温度下（400-500 C），硅在铝中的固溶度较高（固溶度随温度呈指数增长），会有相当可观的硅原子溶解到Al中。 2）退火温度下，Si在Al膜中的扩散系数非常大——在薄膜晶粒间界的扩散系数是晶体内的40倍。 3) Al和SiO2会发生反应：4Al+3SiO22Al2O3+3Si Al与Si接触时，Al可以“吃掉”Si表面的天然SiO2层(～1 nm)，使接触电阻下降； 可以增加Al与SiO2的粘附性。 SiO2厚度不均匀，会造成严重的尖楔现象。

铝的尖楔SEM照片

合金化 合金化的目的是使接触孔中的金属与硅之间形成低阻欧姆接触，并增加金属与二氧化硅之间的附着力。 在300 oC以上，硅就以一定比例熔于铝中，在此温度，恒温足够时间，就可在Al-Si界面形成一层很薄的Al-Si合金。Al通过Al-Si合金和接触孔下的重掺杂半导体接触，形成欧姆接触 Al-Si系统一般合金温度为450-500 C

解决电迁移问题的方法 解决尖楔问题的方法 在Al中加入0.5～4％的Cu可以降低铝原子在晶间的扩散系数。但同时电阻率会增加！ 铝中加入少量Si（~1%） 利用扩散阻挡层( Diffusion Barrier）：TiN， TiW，W及难熔金属硅化物；500 C稳定

特点：类金属，低电阻率（<0.01多晶硅），高温稳定性好，抗电迁移能力强，与硅工艺兼容性好 金属硅化物作为接触材料 特点：类金属，低电阻率（<0.01多晶硅），高温稳定性好，抗电迁移能力强，与硅工艺兼容性好 常用接触和扩散阻挡 淀积 溅射 LPCVD/PECVD 退火 形成合适金属化合物 形成稳定接触界面 降低电阻率

钨塞两步法填充：硅烷法较低气压下成核生长 ＋ 氢气法快速完全填充 电阻率介于铝和硅化物之间 <1mm后，充填能力强，台阶覆盖能力强 热稳定性好 低应力 抗电迁移能力和抗腐蚀能力强 通孔—W塞 (W-stud) LPCVD W/TiN/Ti/Si 钨与SiO2等各种常用介质粘附不好，需要粘附层TiN；为了降低接触电阻，Si和TiN需加入Ti作为接触层 钨塞两步法填充：硅烷法较低气压下成核生长 ＋ 氢气法快速完全填充

介质层（inter-metal dielectric） SiO2－CVD（SiH4源)、PECVD SiO2（TEOS），SOG… 低介电常数材料必须满足诸多条件，例如： 足够的机械强度以支撑多层连线的架构 高杨氏系数 高击穿电压（>4 MV/cm） 低漏电（<10-9 A/cm2 at 1 MV/cm） 高热稳定性（>450 oC ） 良好的粘合强度 低吸水性 低薄膜应力 高平坦化能力 低热涨系数以及与化学机械抛光工艺的兼容性 ….. Low-k integration

HDPCVD 淀积（填充）介质薄膜 USG（Un-doped Silicate Glass）：SiH4+O2+Ar  USG+挥发物 FSG（Fluorosilicate Glass）：SiH4+SiF4+O2+Ar  FSG +挥发物 PSG（Phosphossilicate Glass）：SiH4+PH3+O2  PSG+挥发物

low k a-C:H

Low k polymer

Airgap

多层布线技术（Multilevel-Multilayer Metallization） 器件制备 介质淀积 平坦化 接触及通孔的形成 否 金属化 钝化层淀积 是 是否最后一层 结束

平坦（面）化技术

0.25 mm 后，必须用CMP才能实现表面起伏度<200 nm 必要性 1）随着特征尺寸的减小，受到光刻分辨率的限制： R，则l和/或NADOF下降！！！ 例如： 0.25 mm 技术节点时，DOF  208 nm 0.18 mm 技术节点时，DOF  150 nm 0.25 mm 后，必须用CMP才能实现表面起伏度<200 nm

2）可以减少金属在介质边墙处的减薄现象，改善金属互连性能 不平坦时的台阶覆盖问题 使用CMP之后

可免除由于介质层台阶所需的过曝光、过显影、过刻蚀。 减少了缺陷密度，产率得到提高，给设计以更大的窗口 CMP的优势 可免除由于介质层台阶所需的过曝光、过显影、过刻蚀。 不使用CMP时 不使用CMP时 使用CMP后 减少了缺陷密度，产率得到提高，给设计以更大的窗口

CMP 三个关键硬件： Polishing pad Wafer carrier Slurry dispenser

CMP的应用 STI（浅沟槽隔离） 形成 介质层的平面化– PMD 和 IMD 钨塞的形成 铜互连 深槽电容

其他平面化技术： 1、PSG/PBSG回流（reflow）— 使台阶平滑，高度未变 ~850-1000 C

2、回刻技术（etch-back） 溅射刻蚀（Ar+）使介质开口形成坡度 CVD填充得到较为平坦的表面 反应离子刻蚀CF4/O2实现局部平面化 USG回刻 USG： Undoped Silicate Glass

光刻胶回刻技术 SOG回刻 CF4/O2刻蚀：F氧化硅，OPR 调整CF4/O2 比值可以实现二者1:1 的刻蚀比 回刻后氧化硅可以实现局部平坦化

Copper / Low k Dual Damascene (DD) 大马士革双镶嵌工艺 铜互连技术

PVD Cu籽晶层 ＋ ECP（电镀）

Cu－low k结构

接触和互连总结 金半接触类型： Al：电迁移、尖楔 整流接触：n-Si－M 欧姆接触：p-Si－Al, n+-Si/p+-Si－M 硅化物接触：低阻、欧姆接触 Al：电迁移、尖楔 阻挡层：TiN， 金属硅化物 掺Cu/Si 多层布线技术 PMD/IMD(low k)，接触/通孔,金属线,平面化 铜互连-low k PSG回流 回刻 CMP