第六章 MCS-51单片机总线系统与I/O口扩展

Slides:



Advertisements
Similar presentations
《单片机原理及应用》 《微型计算机原理及接口技术 》 授课专业:测控13级 授课学时: 78 学时 理论教学:52学 实验教学:26学时
Advertisements

2017年3月5日 单片机原理与应用 背景知识调查.
第四章 存储系统 4-1 存储系统概论 4-2 RAM(随机读写存储器) 4-3 ROM(只读存储器) 4-4 高速缓冲存储器(Cache)
第8章 AT89S51单片机外部 存储器的扩展 成都理工大学工程技术学院 自动化工程系 1.
第5章 存储器 本章学习主要内容为: 存储器的分类及性能指标。 存储器的分级结构。 常用存储芯片与CPU的接口特性。 存储器的接口设计。
实验四 利用中规模芯片设计时序电路(二).
第6章 存储系统 计算机教学实验中心.
第8章 机床操作 主讲:臧红彬 博士.
5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 顺序脉冲发生器 顺序脉冲 计数型 分类 移位型.
半导体存储器 第四章 半导体存储器.
计算机基础知识 丁家营镇九年制学校 徐中先.
第8章 AT89S51单片机 外部存储器的扩展 1.
第七章 单片机存储器的扩展.
单片机系统的三总线的构造 半导体存储器 程序存储器和数据存储器的扩展方法 E2PROM的使用 程序存储器和数据存储器的同时扩展
项目2 2个LED发光二极管控制 知识与能力目标 熟悉单片机的I/O口功能与特性。
第8章 AT89S52单片机外部 存储器的扩展 1.
第8章 模拟接口 8.1 模拟接口概述 8.2 DAC及其接口 8.3 ADC及其接口.
第六章 存贮器 6.1 存储器概述 6.2 随机存取存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接.
第5章 存储系统.
第七章 MCS-51系统扩展 一、程序存储器扩展
第9章 AT89S52单片机的 I/O扩展 1.
第3章 AT89C51指令系统 3.1基本概念内部结构和引脚功能 指令、指令系统、机器代码
第三章 微机基本系统的设计 第一章 8086程序设计 第二章 MCS-51程序设计 第四章 存贮器与接口 第五章 并行接口
第2章 MCS--51系列单片机的结构及原理 ● 教学目标:
第七章 MCS-51并行口的扩展 MCS51单片机内部有4个并行口,当内部并行口不够用时可以外扩并行口芯片。可外扩的并行口芯片很多,分成2类:不可编程的并行口芯片(74LS3734和74LS245)和可编程的并行口芯片(8255)。 7.1 不可编程并行口芯片的扩展 7.2 可编程并行口芯片的扩展.
单片机应用技术 项目一 循环彩灯装置 第2讲 51单片机的结构与引脚 《单片机应用技术》精品课程组 湖北职业技术学院机电工程系.
第5章 AT89C51输入/输出口及其简单应用 5.1 I/O口结构与工作原理
微机原理与接口技术 微机原理与接口技术 朱华贵 2015年11月20日.
单片机原理及应用 ——基于Proteus与Keil C 哈工大出版社
微机原理与接口技术 第5章 存储器 朱华贵 2015年11月05日.
第2章 单片机的结构原理与 简单应用 (课时:10学时).
本 章 重 点 单片机的简单I/O扩展 8255A可编程并口芯片 8279可编程键盘/显示器接口芯片 单片机键盘接口技术
单片机原理 单 片 机 单片机接口技术 单片机应用技术.
逆向工程-汇编语言
CPU结构和功能.
第5章 单片机应用系统的扩展 5.1 单片机扩展的基本概念 5.2 存储器的扩展 5.2 I/O接口扩展电路设计.
本 章 重 点 单片机的结构特点 单片机的存储器特点 I/O端口的特点 CPU时序 课时安排:3个课时.
第1章 单片机概述 1.1 单片机的概念 1.2 单片机的发展概况 1.3 MCS-51系列 1.4 AT89系列单片机
C语言程序设计 主讲教师:陆幼利.
得技通电子 问题 1.0 、选择题:本大题共15个小题,每小题1分,共15分,在每小题给出的四个选项中,只有一项符合题目要求,把所选项前的字母填在括号内。
单片机原理与应用 主讲人:张荣刚 福建师范大学福清分校.
第6章 存储器接口 6.1 存储器概述 6.2 半导体存储器 6.3 MCS-51单片机存储器扩展.
计算机组成原理 课程设计.
(Random Access Memory)
第三章 MCS 51的硬件结构.
第二章 补充知识 2.1 总线和三态门 一、总线(BUS) 三总线结构 数据总线DB(Data Bus)
第四讲: AT89C51单片机的结构及引脚功能 一、 AT89C51单片机的结构 二、 AT89C51单片机的引脚功能.
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
第五讲:AT89C51单片机存储器结构 一、半导体存储器 二、存储器空间划分方法 三、数据存储器(RAM) 四、程序存储器(ROM)
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
第八章 总线技术 8.1 概述 8.2 局部总线 8.3 系统总线 8.4 通信总线.
实验五 MSI组合逻辑功 能部件的应用与测试
2. MCS-51单片机的组成及结构分析 2.1 MCS-51单片机的内部结构及结构特点
7.1 AT89C51最小应用系统 从本质上讲,单片机本身就是一个最小应用系统。由于晶振、开关等器件无法集成到芯片内部,这些器件又是单片机工作所必需的器件,因此,由单片机与晶振电路及由开关、电阻、电容等构成的复位电路就是单片机的最小应用系统。如图7-1所示,AT89C51片内有Flash程序存储器,由它构成的最小应用系统简单可靠。
3. 逻辑运算指令 A、简单逻辑操作指令 CLR A. (不影响CY、AC、 OV标志) CPL A
得技通电子 问题 三 判断题:.
单片机原理及应用 (C语言版) 第8章 单片机系统扩展
汽车单片机应用技术 学习情景1: 汽车空调系统的单片机控制 主讲:向楠.
简单芯片扩展I/O接口 8155可编程接口芯片及其使用 键盘及显示器接口设计 A/D和D/A转换接口技术
汽车单片机应用技术 学习情景1: 汽车空调系统的单片机控制 主讲:向楠.
C++语言程序设计 C++语言程序设计 第一章 C++语言概述 第十一组 C++语言程序设计.
微机原理与接口技术 西安邮电大学计算机学院 王 莹.
第三章 半导体存储器及其接口 第一节 概述 第二节 半导体存储器 第三节 半导体存储器与CPU接口 一、存储器的分类
第2章 80C51单片机的硬件结构 教学基本要求: (1)、熟悉单片机的定义、名称、分类方法;
第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 只读存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件
工业机器人入门使用教程 ESTUN机器人 主讲人:李老师
第四章:内存储器接口的基本技术 主讲教师:范新民.
DSP技术与应用 电子与信息技术系.
第1章 微型计算机基础.
Presentation transcript:

第六章 MCS-51单片机总线系统与I/O口扩展

6.1单片机扩展总线概述 6.2 MCS-51单片机I/O口扩展及编址技术 6.3 MCS-51存储器扩展技术 6.1.1 片外总线扩展结构 6.1.2 三总线扩展的方法 6.1.3 AT89C××系列单片机的片内存储容量 6.2 MCS-51单片机I/O口扩展及编址技术 6.2.1 单片机I/O口扩展 6.2.2 89C51单片机总线扩展的编址技术 6.3 MCS-51存储器扩展技术 6.3.1 89C51单片机的数据存储器扩展 6.3.2 89C51单片机的程序存储器扩展

6.1.1 片外总线扩展结构 总线:连接系统中主机与各扩展部件的一组公共信号线。

传送数据,双向,CPU的位数和外部数据总线的位数一致。而数据可能是指令代码、状态量或控制量,也可能是真正的数据。 1、数据总线(DB): 传送数据,双向,CPU的位数和外部数据总线的位数一致。而数据可能是指令代码、状态量或控制量,也可能是真正的数据。 2、地址总线(AB): 传送CPU发出的地址信息,单向,宽度(线数目)决定了CPU的可寻址范围。 例如:2根地址线,可寻址22=4个字节单元; 16根地址线,可寻址216=64K字节单元; 3、控制总线(CB): 传送使微机协调工作的定时、控制信号,双向,但对于每一条具体的控制线,都有固定的功能。控制线数目受芯片引脚数量的限制。 8位微机的 DB总是8位, AB总是16位, 而CB的数目则随机型不同而不同。

6.1.2 三总线扩展的方法 1.P0口作为数据总线和低8位地址线 2.以P2口作为高8位地址线 3.地址、数据分离电路 ALE 信号就是 MCS-51 单片机提供的专用于数据/地址分离的一个引脚。

6.1.3 AT89Cxx片内存储容量 AT89C2051 2 -- 128 15 Device Flash (Kbytes) EEPROM RAM (Bytes) I/O Pins AT89C2051 2 -- 128 15 AT89C4051 4 AT89C5115 16 512 20 AT89C51AC2 32 1280 34 AT89C51ID2 64 2048 AT89C51RB2 AT89C51RC AT89C51RC2 AT89C51RD2 AT89C51RE2 AT89C55WD 256

6.2 单片机I/O口扩展及编制技术 51系列单片机内部有4个双向的并行I/O端口P0~P3,共占32根引脚。 P0口的每一位可以驱动8个TTL负载,P1~P3口的负载能力为3个TTL负载。 在无片外存储器扩展的系统中,这4个端口都可以作为准双向通用I/O口使用。

6.2.1 单片机I/O口扩展 MCS-51单片机的I/O端口通常需要扩充,以便和更多的外设(例如显示器、键盘)进行连接。 简单的I/O口扩展,通常是采用TTL或CMOS电路锁存器、三态门等作为扩展芯片,通过P0口来实现扩展的一种方案。它具有电路简单、成本低、配置灵活的特点。 实际中可使用74LS244、74LS245等芯片作为并行输入口进行扩展,使用74LS273、74LS377等芯片作为并行输出口进行扩展。

6.2.1 单片机I/O口扩展 74LS244为8同相三态缓冲/驱动器

6.2.1 单片机I/O口扩展 74LS273为8D三态同相触发器

6.2.1 单片机I/O口扩展 图6-3为采用74LS244作为扩展输入、74LS273作为扩展输出的简单I/O口扩展。

6.2.1 单片机I/O口扩展 P2.0决定了74LS244的地址为: ×××× ×××0 ×××× ××××B 其中“×”代表任意电平。由于地址线中有无关位,且无关位可组成多种状态,则会出现“地址重叠”问题。所谓“地址重叠”,是指一个扩展芯片占有多个额定地址空间。一般情况下,无关位取“1”。确定了地址以后,就可以读入扩展输入口的内容。程序如下: MOV DPTR,#0FEFFH ;确定扩展芯片地址 MOVX A,@DPTR ;将扩展输入口内容读入累加器A 当与74LS244相连的按键都没有按下时,输入全为1,若按下某键,则所在线输入为0。

6.2.1 单片机I/O口扩展 输出控制信号由P2.0和相“或”后形成。当二者都为0后,74LS273的控制端有效,选通74LS273, P0上的数据锁存到74LS273的输出端,控制发光二极管LED,芯片地址与74LS244的选通地址相同(都是×××× ×××0 ×××× ××××B,通常取为FEFFH)。当某线输出为0时,相应的LED发光。 虽然二个芯片的口地址都为FEFFH,但是由于分别由RD和WR控制,两个信号不可能同时为0(执行输入指令例如MOVX A,@DPTR或MOVX A,@Ri时,有效;执行输出指令例如MOVX @DPTR,A或MOVX @Ri,A时,有效),所以逻辑上二者不会发生冲突。

6.2.1 单片机I/O口扩展 例6-1:参照图6-3,编写程序实现把按钮开关状态通过发光二极管(LED)显示出来。 分析:首先根据电路确定输入/输出扩展芯片的地址; 读入输入口的数据并用此内容控制输出端口(注意要使用MOVX指令)。 循环检测并输出。 汇编语言程序如下: MOV DPTR,# 0FEFFH ;确定扩展输入/输出芯片地址 LOOP: MOVX A,@DPTR ;将扩展输入端口内容读入累加器A MOVX @DPTR,A ;将读入的数据送到扩展输出端口 SJMP LOOP ;循环检测

6.2.1 单片机I/O口扩展 C51语言程序如下: #include <reg51.h> //定义MCS-51的特殊功能寄存器SFR unsigned char xdata addr _at_ 0xFEFF; //定义扩展输入/输出芯片地址 main( ){ unsigned char x; //定义8位数据变量 while(1){ x = addr; //读入扩展输入端口内容 addr = x; //将读入的数据送到扩展输出端口 }

6.2.2 单片机总线扩展的编址技术 线选法 译码法 可供使用的编址方法有两种: 适用于小规模单片机系统的总线扩展。 适用于大容量多芯片存储器扩展。常用译码器来完成译码功能。 常用的译码芯片有: 74LS139(双2-4译码器)和74LS138(3-8译码器)等 。

6.2.2 单片机总线扩展的编址技术 3线-8线译码器74LS138

6.2.2 单片机总线扩展的编址技术 LE Dn Qn L H Qn-1 × Z 地址锁存器74LS373

6.3 MCS-51存储器扩展技术 存储器的主要技术指标: 存储容量 存取速度 可靠性 功耗 工作温度范围 封装形式

6.3.1 89C51单片机的数据存储器扩展 MCS-51系列单片机产品中片内数据存储器容量一般为128~2048个字节。 表6-3 常用SRAM芯片的主要性能 性能型号 容量 (bit) 读写时间 (ns) 额定功耗 (mw) 封装 6116 2K×8 200 DIP24 6264 8K×8 DIP28 62256 32K×8

6.3.1 89C51单片机的数据存储器扩展 例6-2:在单片机应用系统中扩展2K字节静态RAM。 (1)芯片选择 根据题目容量的要求我们选用SRAM 6116,它是一种采用CMOS工艺制成的SRAM,采用单一+5V供电,输入输出电平均与TTL电平兼容,具有低功耗操作方式。当CPU没有选中该芯片时( ),芯片处于低功耗状态,可以减少80%以上的功耗。 6116的管脚如图6-9所示。

6.3.1 89C51单片机的数据存储器扩展 (2)硬件电路 单片机与6116的硬件连接如图6-10所示。

6.3.1 89C51单片机的数据存储器扩展 (3)连线说明 6116与单片机的连线如下: 地址线:A0~A10连接单片机地址总线的A0~A10,即P0.0~P0.7、P2.0、P2.1、P2.2共11根; 数据线:I/O0~I/O7连接单片机的数据线,即P0.0~P0.7; 控制线:片选端 读允许线 写允许线 .

6.3.1 89C51单片机的数据存储器扩展 4)片外RAM地址范围的确定及使用 显然只有P2.7=0,才能够选中该片6116,故其地址范围确定如表6-5所示: .

6.3.1 89C51单片机的数据存储器扩展 如果与6116无关的管脚取0,那么6116的地址范围是0000H—07FFH;如果与6116无关的管脚取1,那么6116的地址范围是7800H—7FFFH。 单片机对片外RAM的读写除了可以使用: MOVX @DPTR,A ;64K字节内写入数据 MOVX A,@DPTR ;64K字节内读取数据 还可以使用以下对低256字节的读写指令: MOVX @Ri,A ;低256字节内写入数据 MOVX A,@Ri ;低256字节内读取数据 C51编写方法: xdata和pdata用于单片机的片外RAM区,这两个区声明变量参见第四章。 xdata 片外数据存储区(64KB); pdata 分页寻址片外数据存储区(256字节)。

6.3.1 89C51单片机的数据存储器扩展 例6-3:扩展8K RAM,地址范围是4000H—5FFFH,并且具有唯一性;其余地址均作为外部I/O扩展地址。 (1)芯片选择 ①静态RAM芯片6264 6264是8K×8位的静态RAM,它采用CMOS 工艺制造,单一+5V供电,额定功耗200mW, 典型读取时间200ns,封装形式为DIP28。 ②3-8译码器74LS138 这里采用全译码方式,6264的存储容量是8K×8位,占用了单片机的13条地址线A0~A12,剩余的3条地址线A13~A15通过74LS138来进行全译码。

6.3.1 89C51单片机的数据存储器扩展 (2)硬件电路 (3)连线说明

6.3.1 89C51单片机的数据存储器扩展 4)片外RAM地址范围的确定及使用 .

6.3.1 89C51单片机的数据存储器扩展 总结: 扩展一片6264 (8K字节),需考虑步骤如下: 确定地址线根数; 已知1KB=1024字节,则1K = 210 8K = 213 。所以需要13根地址线,A0~A12。 确定地址总线AB及其连接; 地址总线 AB:低8位地址A0~A7从P0口输出,由于P0口是复用口,所以需通过74LS373锁存。高8位地址A12~A8直接从P2口输出,其中A12为最高位。 确定数据总线DB及其连接; 数据总线 DB:直接接P0口,即D0~D7。 确定控制总线CB及其连接。 .

6.3.2 89C51单片机的程序存储器扩展 通常扩展的外部程序存储器使用EPROM或E2PROM。 单片机与程序存储器的连接方法和数据存储器连接方法大致相同。 .

6.3.2 89C51单片机的程序存储器扩展 . 89C51单片机扩展程序存储器27C64的连接

6.3.2 89C51单片机的程序存储器扩展 例6-4 采用译码器法扩展2片8KB EPROM,2片8KB RAM。EPROM选用2764,RAM选用6264。共扩展4片芯片,扩展接口电路见图6-13。写出4片存储芯片的地址范围。 .

6.3.2 89C51单片机的程序存储器扩展 图6-13为用74LS138作译码器的扩展存储器接口电路,74LS138的地址线输入端A、B、C分别接P2.5、P2.6、P2.7; 译码状态信号输出端Y0、Y1、Y2、Y3分别接存储芯片IC1、IC2、IC3、IC4的CE端。因此P2.7、P2.6、P2.5的编码分别为000—011时,对应Y0、Y1、Y2、Y3的输出有效。因此各芯片的地址范围见表。 .

6.3.2 89C51单片机的程序存储器扩展 .