Digital Integrated Circuits A Design Perspective

Slides:



Advertisements
Similar presentations
一、 一阶线性微分方程及其解法 二、 一阶线性微分方程的简单应用 三、 小结及作业 §6.2 一阶线性微分方程.
Advertisements

2.8 函数的微分 1 微分的定义 2 微分的几何意义 3 微分公式与微分运算法则 4 微分在近似计算中的应用.
2.5 函数的微分 一、问题的提出 二、微分的定义 三、可微的条件 四、微分的几何意义 五、微分的求法 六、小结.
第二章 导数与微分. 二、 微分的几何意义 三、微分在近似计算中的应用 一、 微分的定义 2.3 微 分.
第3章 分立元件基本电路 3.1 共发射极放大电路 3.2 共集电极放大电路 3.3 共源极放大电路 3.4 分立元件组成的基本门电路.
同相输入比例运算电路 执讲人;李先知 组 别: 电子电工组 丰县职教中心 制作.
第三章 版图设计.
2.1 歷史簡述 金氧半導體 (CMOS) 電晶體的操作,被當成是一種理想的開關。
第四节 一阶线性微分方程 线性微分方程 伯努利方程 小结、作业 1/17.
2-7、函数的微分 教学要求 教学要点.
Digital Circuitry CMOS Gate
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 25, 2017.
CMOS集成电路设计基础 -数字集成电路基础
Digital Circuitry CMOS Gate
Digital Integrated Circuits A Design Perspective
第三章 门电路.
第三章 门电路.
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
數位邏輯與電子學 陳鍾誠 2005年5月16日.
實驗十三 接面場效電晶體特性(JFET) 實驗目的 學習量測並描繪接面場效電晶體(JFET)的汲極特性曲線。
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 25, 2017.
传输延迟 5.4 动态特性: 反相器传播延时取决于它分别通过PMOS和NMOS管充电和放电负载电容所需要的时间。
金屬_半導體接觸理論 場效電晶體FET.
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2018/12/2.
现代电子技术实验 4.11 RC带通滤波器的设计与测试.
6.4 同步时序逻辑电路的设计方法 简单同步时序逻辑电路的设计
实验四 组合逻辑电路的设计与测试 一.实验目的 1.掌握组合逻辑电路的设计 方法 2.学会对组合逻辑电路的测 试方法.
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2019/1/16.
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期.
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 29, 2018.
2.5 MOS 门电路 MOS门电路:以MOS管作为开关元件构成的门电路。
实验六 积分器、微分器.
SATT 系列300MHz~3.5GHz数控衰减器 仪器级的性能,极富竞争力的价格
SATT 系列10MHz~4GHz数控衰减器 仪器级的性能,极富竞争力的价格
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2019/2/16.
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2019/2/18.
第二章(2) 电路定理 主要内容: 1. 迭加定理和线性定理 2. 替代定理 3. 戴维南定理和诺顿定理 4. 最大功率传输定理
第二章 双极型晶体三极管(BJT).
第8章 静电场 图为1930年E.O.劳伦斯制成的世界上第一台回旋加速器.
逻辑门电路.
第4章 非线性规划 4.5 约束最优化方法 2019/4/6 山东大学 软件学院.
ITO TFT实验.
从物理角度浅谈 集成电路 中的几个最小尺寸 赖凯 电子科学与技术系 本科2001级.
第7章 集成运算放大电路 7.1 概述 7.4 集成运算放大器.
10.2 串联反馈式稳压电路 稳压电源质量指标 串联反馈式稳压电路工作原理 三端集成稳压器
物理 九年级(下册) 新课标(RJ).
集成运算放大器 CF101 CF702 CF709 CF741 CF748 CF324 CF358 OP07 CF3130 CF347
晶体管及其小信号放大 -单管共射电路的频率特性.
Three stability circuits analysis with TINA-TI
晶体管及其小信号放大 -单管共射电路的频率特性.
崑山科技大學 電子工程系 99學年度 學生實務專題成果展
实验二 射极跟随器 图2-2 射极跟随器实验电路.
相关与回归 非确定关系 在宏观上存在关系,但并未精确到可以用函数关系来表达。青少年身高与年龄,体重与体表面积 非确定关系:
第 8 章 直流稳压电源 8.1 概述 8.2 稳压管稳压电路 8.3 具有放大环节的串联型稳压电路 8.4 稳压电路的质量指标.
3.4 TTL门电路 TTL反相器 1. 电路结构和工作原理 输出级
集成与非门在脉冲电路中的应用 实验目的 1. 了解集成与非门在脉冲电路中 的某些应用及其原理。 2. 学习用示波器观测波形参数与
电路原理教程 (远程教学课件) 浙江大学电气工程学院.
电路原理教程 (远程教学课件) 浙江大学电气工程学院.
第15讲 特征值与特征向量的性质 主要内容:特征值与特征向量的性质.
滤波减速器的体积优化 仵凡 Advanced Design Group.
信号发生电路 -非正弦波发生电路.
第四章 MOSFET及其放大电路.
第十二章 拉普拉斯变换在电路分析中的应用 ( S域分析法)
本底对汞原子第一激发能测量的影响 钱振宇
三角 三角 三角 函数 余弦函数的图象和性质.
9.5 差分放大电路 差分放大电路用两个晶体管组成,电路结构对称,在理想情况下,两管的特性及对应电阻元件的参数值都相同,因此,两管的静态工作点也必然相同。 T1 T2 RC RB +UCC + ui1  iB iC ui2 RP RE EE iE + uO  静态分析 在静态时,ui1=
第二章 集成门电路 2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 第2章 上页 下页
第二章 门 电 路 本章的重点: 本章的难点: 1.半导体二极管和三极管(包括双极性和MOS型)开关状态下的等效电路和外特性。
2.5.3 功率三角形与功率因数 1.瞬时功率.
9.6.2 互补对称放大电路 1. 无输出变压器(OTL)的互补对称放大电路 +UCC
Presentation transcript:

Digital Integrated Circuits A Design Perspective EE141 Digital Integrated Circuits A Design Perspective Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic The Inverter 反相器

5.1 The CMOS Inverter: 静态CMOS反相器 成本: 复杂性、面积表示 完整性和稳定性: 静态(稳态)特性表示 性能: 动态(瞬态)响应决定 能量效率: 功耗和能耗决定 V in out C L DD

5.2 Static CMOS Inverter (静态CMOS反相器) N Well V DD PMOS 2l Contacts Out In Metal 1 Polysilicon NMOS GND

Two Inverters Share power and ground Connect in Metal

CMOS Inverter: 一阶DC 分析 静态CMOS特性 晶体管可以看作是一个具有无限关断电阻和有限导通电阻的开关 Vin=VDD 5 out R n p 静态CMOS特性 Vin=VDD Vin=0

VOL = 0 VOH = VDD VSW=VDD VM = f(Rn, Rp) 逻辑电平与器件的相对尺寸无关,晶体管可以采用最 小尺寸:无比逻辑(有比逻辑:电平决定于相对尺寸) 稳态时在输出和VDD或GND之间总存在一条具有有限 电阻的通路,可以拥有较低的输出阻抗,对噪声和干扰 不敏感。Low RO (kΩ) 由于反相器输入节点只连到晶体管栅上,Ri极高,稳 态输入电流几乎为零。栅绝缘体: Iin≈0 Fout=∞ 稳态工作情况下电源线和地线之间没有直接的通路 (无任何静态功率)(忽略漏电流)

Voltage Transfer Characteristic 电压传输特性

PMOS Load Lines(负载曲线) VDD=2.5V s 图解法叠加PMOS和NMOS器件电流特性 D G V I =-2.5 DSp I Dp GSp =-2.5 =-1 Dn in =0 =1.5 out = V DD +V = - I 图解法叠加PMOS和NMOS器件电流特性

CMOS Inverter Load Characteristics (静态) : DC op (IDn=IDp) 为使一个DC工作点成立,通过两个MOS的电流必须相等即两条相应负载线的交点 所有的工作点不是在高输出电平就是在低输出电平上,因此反向器的VTC具有非常窄的过渡区,且在过渡期间具有较高增益

CMOS 反相器的 VTC CMOS反相器的瞬态响应主要由门的输出电容CL决定:NMOS和PMOS的漏扩散电容、连线电容以及扇出门的输入电容 VDS=VGS VGT=VGS-VT VDSAT VDS=VGS

CMOS Inverter: 瞬态响应---简化开关模型 一个快速门的设计是通过减小输出电容或者减小晶体管的导通电阻(增加宽长)来实现 V out R p DD in 5 (a) Low-to-high C L n (b) High-to-low Vin=0 Vin=VDD Rn、Rp为晶体管两端电压的 非线性函数 t pLH = f(R P .C L ) = 0.69 R C t pHL = f(R n .C L ) = 0.69 R C

5.3 CMOS Inverter Static characteristic VOH=VDD VOL=GND VM , VIH, VIL, VSW ??

5.3.1. 开关阈值 开关阈值VM定义在Vin=Vout,在这一区域,由于VDS=VGS,PMOS和NMOS总是饱和的,使通过两个晶体管的电流相等就可以得到VM的解析式。如果电源电压足够高,可假设两个管子均处于速度饱和状态(VDSAT<VM-VT),同时忽略沟长调制效应: 假设PMOS和NMOS的栅氧厚度相同 …..(1)

当VDD值较大时(与VT及VDSAT相比) 开关阈值取决于r,即两个管子相对驱动强度的比。 通常希望满足 即 为使VM上移要求具有较大r值 意味着 r=1 使开关阈值等于所希望VM的对应尺寸由式(1)可得: …..(2)

Exp5.1: Switching Threshold of CMOS Inverter 根据0.25um CMOS 工艺设计一反相器,使 (VDD=2.5V ) 最小尺寸器件宽长比为1.5,根据上表数据有

Switching Threshold as a Function of Transistor Ratio (电路模拟结果) 10 1 0.8 0.9 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 M V (V) W p /W n 3.4 开关阈值对PMOS和NMOS宽长比的关系

分析结果: VM 对于器件比值的变化相对来说是不敏感的。这意味着比值的较小变化并不会对传输特性产生过大的影响。PMOS宽度可小于完全对称所要求尺寸 3, 2.5, 2 1.22,1.18,1.13 改变 会使VTC的过渡区平移,增加PMOS或NMOS 的宽度会使VM 分别移向 VDD 或 GND 不对称传输特性:P136- pic5.8 要较大程度地改变开关阈值并不容易,特别是在电源电压与晶体管阈值的比相对较小时

5.3.2. 确定 VIH and VIL (噪声容限) 对VTC采用逐段线性近似 Slope=g NMH=VOH-VM 中点增益 OL in out M IL IH 过渡区近似为一直线 增益等于VM处增益 g 对VTC采用逐段线性近似 Slope=g 增益无穷大时 NMH=VOH-VM NML=VM-VOL 中点增益 g ??? A simplified approach VIH, VIL 希望过渡区具有较高增益

假设PMOS和NMOS均处在速度饱和状态,由于在饱和区增益与电流的斜率关系很大,因此不能忽略沟长调制系数,通过电流方程推导出静态反相器的中点增益。在阈值附近有: 求导并求解dVout/dVin,忽略某些二次项并令Vin=VM,得到 这一增益几乎完全取决于工艺参数,特别是沟长调制,设计者通过选择电源电压及晶体管尺寸只能对它产生很小的影响

EXP5.2: 确定反相器的VTC and 噪声容限 设计一个0.25um CMOS 反相器, PMOS 与NMOS宽长比为3.4, NMOS 晶体管最小尺寸为 ( W=0.375um, L=0.25um, W/L=1.5, VM=1.25V) VM处增益 NMOS 为速度饱和, 考虑 λ影响

模拟得到的反相器VTC VIL=1.03V VIH=1.45V NML=1.03V NMH=1.05V 小于预测值 NML=1.2V

Inverter Gain g公式过高估计了增益,由左图可见,在VM处其最大值仅为17,使得VIL和VIH为1.17V和1.33V; 最大的偏离是由于对VTC的逐段近似造成的 。对一阶估计以及识别相关参数仍有价值 Inverter Gain VIL=1.17 VIH=1.33 可通过模拟获得反相器在低电平和高电平状态时的输出电阻Rout g=17 RoutL=2.4KΩ RoutH=3.3KΩ 较小的输出电阻可抑制对输出端噪声的敏感度 Simulation result

5.3.3. Stability: A. 器件参数变化 工作温度变化和制造中产生的工艺参数偏离会影响反相器的特性 0.5 1 1.5 2 2.5 V in (V) out Good PMOS Bad NMOS Good NMOS Bad PMOS Nominal 工作温度变化和制造中产生的工艺参数偏离会影响反相器的特性 极端情况 静态CMOS反相器的dc特性对上述变化不敏感 A good device : tox↘3nm L↘25nm W↗30nm VT↘60mV 门可在很宽范围条件下工作 器件尺寸变化对反相器开关阈值只产生很小影响

B. Reduce VDD:Gain as a function of VDD 工艺尺寸的连续缩小迫使电源电压和器件尺寸按类似的比例降低,与此同时,器件阈值电压实际上却保持不变。 反相器工作的稳定性会否收到影响? 当电压降低时,反相器是否仍然工作? 对电源电压的降低是否存在一个可能的限制? 由于对固定的晶体管尺寸比r,VM近似的正比于VDD,所以反相器在过渡区增益随电源电压降低而加大! 反相器在电源电压接近晶体管的VT时仍能较好工作!

Reducing VDD, improve the gain 当电源电压为0.5V时,仅比阈值电压大0.1V,但过渡区的宽度只是电源电压的10%,最大增益35; 当电源电压为2.5V时,过渡区的宽度是电源电压的17%; 亚阈值电流导致高低电平切换 为什么不使所有的数字电路在这样低的电源电压下工作?

Reduce VDD 降低功耗,但会增加门延时; 当电源电压接近VT时,dc特性会对器件参数的变化愈加敏感; 减小信号摆幅, 随可减少内部噪声,但会对外部噪声更加敏感.

Very low VDD worsen the gain 继续降低电源电压至200mV,100mV,50mV时,阈值电压不变,尽管晶体管未导通,但仍然得到近似反相器传输特性! 低电流->慢!!! 亚阈值电流! g=-1 电源电压降低的实际限制: 电源电压不小于热电势ΦT的两倍

5.3 NMOS反相器如图5.3所示 解释该电路为何可被视为一反相器 确定VOH, VOL,计算VIH,VIL 计算NML, NMH 计算输入为(i)Vin=0V和(ii)2.5V时的平均功耗

5.5 下图所示为两种MOS反相器,第一个反相器仅采用NMOS,计算VOH, VOL,VM