Digital Circuitry CMOS Gate

Slides:



Advertisements
Similar presentations
何仕仁 主任. 國立彰化高中數理資優班 柯承翰、柯宗賢、曾品祥 國立彰化高中數理實驗班 柯宗逸、辛百弘 國立彰化女中數理資優班 姚彤錦 國立彰化女中語文資優班 陳思穎 國立彰化女中數理實驗班 姚曉蓉.
Advertisements

第三章 场效应管放大器 3.1 场效应管 3.2 场效应管放大电路 绝缘栅场效应管 结型场效应管 效应管放大器的静态偏置
Outline 3-1 布林代數 3-2 基本邏輯閘及其特性 3-3 正邏輯與負邏輯表示方式 3-4 函數完全運算集合
集成电路设计基础 王志功 东南大学 无线电系 2004年.
第三章 版图设计.
2.1 歷史簡述 金氧半導體 (CMOS) 電晶體的操作,被當成是一種理想的開關。
Combinational Logic 組合邏輯
單元四:稽納二極體整流器 電子電路實驗.
第十二单元 第28讲 第28讲 古代中国的科技和文艺   知识诠释  思维发散.
第二章 门电路 本章重点及要求: 1、理解半导体二极管和三极管的开关特性;2、掌握分立元件组成的“与、或、非”门电路;3、理解TTL集成门电路和CMOS集成门电路;4、掌握集成门电路的逻辑功能和正确使用方法。5、理解TTL与非门的电压传输特性、输入输出特性等参数。 § 2—1 概述 一、逻辑门电路 门电路----能完成基本逻辑运算和复合逻辑运算的单元电路。
组合逻辑 刘鹏 Mar. 17, 2015 浙江大学 信息与电子工程系
第六章 : 場效電晶體 Boylestad and Nashelsky Electronic Devices and Circuit Theory Copyright ©2006 by Pearson Education, Inc. Upper Saddle River, New Jersey
- Cellular Phone Content
Digital Circuitry CMOS Gate
Active Clamp and Reset Technique 有源钳位电路 完整开关周期工作过程分析 摘自TI资料 庄主 —2.20
數位邏輯 Digital Logic 醫務管理暨醫療資訊學系 陳以德 副教授: 濟世CS 轉
大安高工 電子科 張 洧 資料提供 臺灣科技大學 電子工程系 陳伯奇教授
数字系统设计 Digital System Design
ITO薄膜晶体管辅助层的文献调研 姓名:刘洋 学号: 研究小组:TFT一组 薄膜晶体管与先进显示技术实验室
半导体器件原理 Principle of Semiconductor Devices
Chapter 5 Verilog 硬體描述語言
第三章 门电路.
第三章 门电路.
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
數位邏輯與電子學 陳鍾誠 2005年5月16日.
Chapter 7 單載子場效電晶體(FET)
實驗十三 接面場效電晶體特性(JFET) 實驗目的 學習量測並描繪接面場效電晶體(JFET)的汲極特性曲線。
數位邏輯 第6章布林代數化簡 6-1布林代數與邏輯電路組合 6-2第摩根定理的互換 6-3積項和式之組合邏輯
邏輯設計.
第 6 章 數位邏輯.
memory array (2n words by m bits)
附加内容 “AS”用法小结(2).
金屬_半導體接觸理論 場效電晶體FET.
Fundamentals of Physics 8/e 27 - Circuit Theory
memory array (2n words by m bits)
创建型设计模式.
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2018/12/2.
组合逻辑3 Combinational Logic
冠词的特殊位置(续).
CCD图像传感器 光信息91 王哲也
数字系统设计 Digital System Design
第二章 MOS器件物理基础.
第四章 CMOS电路与逻辑设计 MOS晶体管 MOS的物理结构 CMOS版图与设计规则 基本CMOS逻辑门 基本门版图设计
Fundamentals of Physics 8/e 31 - Alternating Fields and Current
第四章 门电路 数字集成电路的分类 数字集成电路按其集成度可分为: 按内部有源器件的不同:
JTAG INTERFACE SRAM TESTER WITH C-LCM
邏輯設計 Logic Design 顧叔財, Room 9703, (037)381864,
控制器 刘鹏 Dept. ISEE Zhejiang University Source: 补充讲义
數位邏輯與實習 Week 4 曾建勳.
2.5 MOS 门电路 MOS门电路:以MOS管作为开关元件构成的门电路。
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2019/2/18.
數位邏輯 第6章布林代數化簡 6-1布林代數與邏輯電路組合 6-2第摩根定理的互換 6-3積項和式之組合邏輯
- Cellular Phone Content
逻辑门电路.
第三章 逻辑门电路 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 非 门 或 非 门 异或门 与或非门 与 非 与 与 门 或 门
實驗五 截波電路與箝位電路 實驗目的 瞭解何謂截波電路與箝位電路及其差異。 能預測一個直流偏壓對箝位電路之影響。 電子學實驗 陳瓊興編.
Active Clamp and Reset Technique 有源钳位电路 完整开关周期工作过程分析 摘自TI资料 庄主 —2.20
在Microsoft Access 下 建立資料庫
第7章 半导体存储器 7.1半导体存储器的特点和分类 半导体存储器的特点 集成度高,体积小 可靠性高,价格低
半導體原理及應用 (II) 陳志方 國立成功大學 電機工程學系 1/15/06.
崑山科技大學 電子工程系 99學年度 學生實務專題成果展
或閘的特性與符號 所有的輸入均為0,輸出才為0 ▲ 圖 3-1 或閘的邏輯概念 ▲ 圖 3-2 或閘的電路符號.
3.4 TTL门电路 TTL反相器 1. 电路结构和工作原理 输出级
金屬氧化物半導體場效電晶體之製作 Fabrication and characterization of Schottky MOSFETs
动词不定式(6).
5. Combinational Logic Analysis
3.1 数字集成电路的分类 第三章 集成门电路 3.2 TTL 与非门工作原理 3.3 CMOS 门电路 各种系列门电路的性能比较
第四章 MSP430數位I/O原理與實驗.
第二章 集成门电路 2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 第2章 上页 下页
数字电子技术 项目1 简单加法器电路设计与测试
Presentation transcript:

Digital Circuitry CMOS Gate 刘 鹏 浙江大学 信息与电子工程学系 liupeng@zju.edu.cn

MOS管结构和符号 MOS: Metal-Oxide-Semiconductor Field-Effect Transistor VGS(th)称为MOS管的开启电压 VGS=0漏极和源极之间相当于两个PN结背向地串联,所以D-S间不导通. iD=0

CMOS 反相器 VDD>VGS(th)N+|VGS(th)P|, VGS(th)N--NMOS的开启电压 VGS(th)P--PMOS的开启电压 VGS(th)N=|VGS(th)P| 工作原理: 1、输入为低电平VIL = 0V时 VGS1<VGS(th)N T1管截止; 衬底与漏源间的PN结始终处于反偏,NMOS管的衬底总是接到电路的最低电位,PMOS管的衬底总是接到电路的最高电位 |VGS2| > |VGS(th)P| T2导通 PMOS 电路中电流近似为零(忽略T1的截止漏电流),VDD主要降落在T1上,输出为高电平VOH≈VDD 漏极相连做输出端 NMOS 2、输入为高电平VIH = VDD时,T1通T2止,VDD主要降在T2上,输出为低电平VOL≈0V。 柵极相连做输入端 实现逻辑“非”功能

与非门逻辑功能的CMOS门电路  电路实现“与非”逻辑功能 两个并联的PMOS管T3、T4 止 止 止 二输入“与非”门电路结构如图 通 1 当A和B为高电平时: 每个输入端与一 个 NMOS管和一个PMOS管的栅极相连 输出低电平 通 1 止 当A和B有一个或一个以上为低电平时: 1 1 两个串联的NMOS T1、T2 通 通 电路输出高电平  电路实现“与非”逻辑功能

或非门逻辑功能的CMOS门电路  电路实现“或非”逻辑功能 两个串联的PMOS管T1、T3 1 VDD 二输入“或非”门电路结构如图 B A B Y VDD 1 二输入“或非”门电路结构如图 止 通 当A和B为低电平时: 输出高电平 通 当A和B有一个或一个以上为高电平时: 1 通 两个并联的NMOS T1、T2 电路输出低电平 止  电路实现“或非”逻辑功能 止

漏极开路门电路(OD门) 1.电路组成 3.原理 必须外接负载电阻RL ,才能实现: 4.应用 2.逻辑符号 A Y B VDD2 RL & CD40107 外接上拉负载电阻 必须外接负载电阻RL ,才能实现: 4.应用 2.逻辑符号 与OC门一样,可做“线与”、“电平变换”等作用。 漏极开路 & A B Y

CMOS三态门 Y VDD T1 T2 T'1 A 1 T'2 1.电路组成 3.原理: 4.三态门的应用 主要应用: 总线逻辑 双向传输 2.逻辑符号 A Y

Transistor-level Logic Circuits (INV) Vdd Inverter (NOT gate): Gnd what is the relationship between in and out? Vdd in out 0 volts Gnd 3 volts

Logical Values +3 +3 Logic 1 Logic 0 Input Voltage V Vout +5 Vin Threshold Logical 1 (true) : V > Vdd –V th Logical 0 (false) : V < Vth Noise margin? F in out T not( out, in)

Computing with Switches Compose switches into more complex (Boolean) functions: A B AND Z  A and B A OR Z  A or B B Two fundamental structures: series (AND) and parallel (OR)

Transistor-level Logic Circuits - NAND NAND gate Logic Function: out = 0 iff both a AND b = 1 therefore out = (ab)’ pFET network and nFET network are duals of one another. Inverter (NOT gate): nand (out, a, b) a b out 0 0 1 0 1 1 1 0 1 1 1 0 How about AND gate?

Transistor-level Logic Circuits Simple rule for wiring up MOSFETs: nFET is used only to pass logic zero. pFet is used only to pass logic one. For example, NAND gate: Note: This rule is sometimes violated by expert designers under special conditions.

Transistor-level Logic Circuits - NOR NOR gate Function: out = 0 iff both a OR b = 1 therefore out = (a+b)’ Again pFET network and nFET network are duals of one another. Other more complex functions are possible. Ex: out = (a+bc)’ NAND gate a b out 0 0 1 0 1 0 1 0 0 1 1 0 nor (out, a, b)

Transmission Gate Transmission gates are the way to build “switches” in CMOS. Both transistor types are needed: nFET to pass zeros. pFET to pass ones. The transmission gate is bi-directional (unlike logic gates and tri-state buffers). Functionally it is similar to the tri-state buffer, but does not connect to Vdd and GND, so must be combined with logic gates or buffers.

Transistor-level Logic Circuits Variations Tri-state Buffer Transistor circuit for inverting tri-state buffer: “high impedance” (output disconnected) Inverting buffer Inverted enable “transmission gate” Tri-state buffers are used when multiple circuits all connect to a common bus. Only one circuit at a time is allowed to drive the bus. All others “disconnect”.

Transistor-level Logic Circuits - MUX Multiplexor If s=1 then c=a else c=b Transistor Circuit for inverting multiplexor:

Unused Inputs CMOS inputs should be never be left disconnected. All CMOS inputs must be tied either to a fixed voltage level (0V or VDD) or to another input. This rule applies even to the inputs of extra unused logic gates on a chip. An unconnected CMOS input is susceptible to noise and static charges that could easily bias both the P-channel and the N-channel MOSFETs in the conductive state, resulting in increased power dissipation and possible overheating.