第 1 章 數位與類比 1.1 數量的表示法 1.2 數位系統和類比系統 1.3 數位與類比系統的比較 1.4 邏輯準位 1.5 數位積體電路 1.6 TTL/CMOS比較

1.1 數量的表示法 數量(quantity)是指可量測大小的物理量或事件可計數的次數； 人類遠古時代會用結繩計事法 阿拉伯人用0.1.2.3.4.5.6.7.8.9【印度人發明】等權值來表示數的大小 數量的表達： (1) 數的符號：例如繩結、阿拉伯數字、籌的組合。 (2) 有數的權值：2(B)、8(O)、10(D)、16(H)。 (3)但並不是數量一定用十個數字符號來表達。 返回

1.2 數位系統和類比系統 數位(digital)系統：僅有兩種狀態， 分別以0與1來表示。 類比(analog)系統：連續變化的電氣 或物理量的系統。 返回

1.3 數位與類比系統的比較 (1)數位系統的運算精確而類比系統誤差較大 (2)數位系統較類比系統不容易被雜訊干擾 (3)數位系統的信號儲存較類比系統容易 (4)數位系統的信號編輯較類比系統容易 返回

1.4 邏輯準位 邏輯準位 脈波準位 工作週期 返回

1.4 邏輯準位 邏輯準位 正邏輯：將「低準位」(Low level) 訊號或「低電壓」 　　　　代表「0」；「高準位」(High level)訊號或 　　　　「高電壓」代表「0」。 負邏輯：將「低準位」(Low level) 訊號或「低電壓」 　　　　代表「1」；「高準位」(High level)訊號或 　　　　「高電壓」代表「 0 」。 若沒有特別聲明時都是以正邏輯視之。 返回上層

1.4 邏輯準位 脈波準位 「正緣」或「上緣」：由低電位變成高電位的 訊號稱之； 「負緣」或「下緣」：由高電位變成低電位的 訊號稱之。 「正緣」或「上緣」：由低電位變成高電位的 　　　　　　　　　　訊號稱之； 「負緣」或「下緣」：由高電位變成低電位的 　　　　　　　　　　訊號稱之。 返回上層

1.4 邏輯準位 工作週期(duty cycle)DC% 脈波寬度PW：週期性脈波以脈波幅度50%處 所經時間長度稱之。 空間寬度SW：兩個脈波之間的間隔稱之。 脈波週期T：一個脈波重復一次所需時間稱之 工作週期(duty cycle)DC%：脈波寬度與週期 之比稱為之。 返回上層

1.5 數位積體電路 1.若依含邏輯閘元件數區分 2.若依製造技術的不同，可區分 (1)雙極技術(bipolar technique) ： 飽和型/非飽和型 (2)單極技術(unipolar technique) ： 返回

1.5 數位積體電路 若依含邏輯閘元件數區分，可分為： 小型積體電路(small-scale integration ) 　　簡稱SSI，含12個以內的邏輯閘 中型積體電路(medium-scale integration ) 　　簡稱MSI，含100個以內的邏輯閘 大型積體電路(large-scale integration ) 　　簡稱LSI，含1000個以內的邏輯閘 超大型積體電路(very large-scale integration ) 　　簡稱VLSI，含1000個以上的邏輯閘 返回上層

1.5 數位積體電路 若依製造技術的不同，可分為： 雙極技術(bipolar technique) ： 　　所謂雙極技術(電晶體)是指積體電路內使用的晶體元件在傳遞電流時含有電子及電洞兩種載子。 單極技術(unipolar technique) ： 　　單極技術(CMOS)使用的晶體元件在傳遞電流時僅有電子或電洞其中一種。 返回上層

1.5 數位積體電路 1.雙極技術(bipolar technique) ：飽和型/非飽和型 飽和型包括： RTL(resistor-transistor logic) 電阻-電晶體 邏輯： 一種由電阻和電晶體組合的邏輯電路。 DTL(diode-transistor logic) 二極體-電晶體 邏輯： 一種電晶體電路加上二極體所設計的邏輯電路。 TTL(transistor -transistor logic) 電晶體-電晶體 邏輯：　 RTL基本結構 DTL基本結構 TTL基本結構 返回上層

1.5 數位積體電路 1.雙極技術(bipolar technique) ：飽和型/非飽和型 非飽和型包括： ECL(emitter-coupled logic)射極-耦合 邏輯： 乃利用了差動放大器的電流互補特性，使其輸出因為差動放大器的電流轉移產生邏輯準位，所以又被稱為電流式邏輯(Current-Mode Logic；CML)。 CTL(complementary-transistor logic) 互補-電晶體 邏輯： 電路特徵，是擁有一個集極回受偏壓的設計　 返回上層 ECL基本結構 CTL基本結構

1.5 數位積體電路 2.單極技術(unipolar technique) ：MOS及CMOS兩類 MOS(metal-oxide-semiconductor 金屬-氧化物-半導體) 是一種利用電場感應在半導體上使其能夠控制電流大小的元件，可區分為NMOS及PMOS。 CMOS(complementary MOS 互補-金屬-氧化物-半導體) 則是利用NMOS及PMOS的互補特性來設計電路，使得電路在導通與截止之間更為省電。 返回上層

1.6 TTL/CMOS比較 TTL與CMOS的邏輯準位 TTL與CMOS的雜訊免疫性(Noise Immunity) TTL的雜訊容忍度：0.4V的雜訊干擾。 CMOS的雜訊容忍度：0.3VDD的雜訊干擾。 所以CMOS比TTL的雜訊容忍電壓大多了。 返回