半导体 集成电路 学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期

第5章 MOS反相器 MOS反相器的基本概念及静态特性 电阻型反相器 E/E MOS反相器 E/D MOS反相器 CMOS反相器 工作原理 三态反相器 2019/1/16

一、MOS反相器的基本概念及静态特性 1.MOS反相器基本概念 INPUT OUTPUT 1 OUTPUT INPUT 输出= 3.3v 1 OUTPUT INPUT INPUT OUTPUT 输出= 3.3v 3.3V 输入=0v 输入=3.3v 输出= 0v 3.3V 电流 2019/1/16

2.MOS反相器的静态特性 电压传输特性 VOH:输出电平为逻辑”1”时的最大输出电压 VOL:输出电平为逻辑”0”时的最小输出电压 Vout VOH:输出电平为逻辑”1”时的最大输出电压 VOH VOL:输出电平为逻辑”0”时的最小输出电压 Vout=Vin VIL:仍能维持输出为逻辑”1”的最大输入电压 VIH:仍能维持输出为逻辑”0”的最小输入电压 VM（逻辑阈值）:输入等于输出 VOL Vin VIL VM VIH 电压传输特性 2019/1/16

噪声抑制与噪声容限 最大允许 电压 最小允许 电压 VOH VOL VIL VOH VIH VOL 噪声 噪声 2019/1/16

噪声抑制与噪声容限 高噪声容限 低噪声容限 VNML=VIL-VOL VNMH=VOH-VIH "1" VNMH VOH VIH 不定区 "0" Gate Input Gate Output VNML=VIL-VOL VNMH=VOH-VIH 2019/1/16

二、电阻负载型反相 器 基本逻辑运算电路-反相器1 VOUT=VDD 1. VIN=VOL≈0V时 N管截止 负载 驱动管 VDD VDD RL VDD 负载 RL VOUT=VDS VIN=VGS 驱动管 VOUT=VDD 2019/1/16 基本逻辑运算电路-反相器1

若RL>>RMOS则VOUT ≈0 2. VIN=VOH≈VDD时 N管导通,可将MOS等效为可变电阻RMOS VDD VDD RL IR VOUT RMOS RL VOUT=VDS VIN=VGS 若RL>>RMOS则VOUT ≈0 2019/1/16

电阻负载型反相器电压传输特性 VOUT VDD RL VOUT VIN RL增大 VIN 2019/1/16

在驱动管开关断开时，负载电阻相对于开关的电阻足够小 在驱动管开关闭合时，负载电阻相对于开关的电阻足够大 关于负载电阻的讨论 为了使反相器的传输特性好 输入 输出 在驱动管开关断开时，负载电阻相对于开关的电阻足够小 在驱动管开关闭合时，负载电阻相对于开关的电阻足够大 R 负载 MOS晶体管的导通电阻随管子的尺寸不同而不同，通常在K欧数量级，假设它为3K欧，负载电阻取它的10倍为30K欧，用多晶硅作负载电阻时，如多晶硅的线宽为2微米的话，线长需为2mm。 驱动 INPUT OUTPUT 占面积很大，因此通常用MOS管做负载 2019/1/16 基本逻辑运算电路-反相器1

三、 E/E MOS反相 器 基本逻辑运算电路-反相器2 有比电路 介绍饱和MOS负载反相器 只要开通，则工作在饱和区 n out in Vds=Vgs>Vgs-Vth 只要开通，则工作在饱和区 n in out VIN  0 驱动管截止 VOUT= VDD-VTHL 当VGS=VDD-(VDD-VTHL)=VTHL时 负载管关断 VIN  VDD 驱动管非饱和导通,负载管饱和导通 有比电路 为使VOL接近0，要求gmL<<gmI 2019/1/16 基本逻辑运算电路-反相器2

E/E MOS反相器电压传输特性 gmL/gmI减小 VDD-VT Vout Vin n Vout Vin VIN 2019/1/16

三、 E/D MOS反相 器 基本逻辑运算电路-反相器2 有比电路 采用耗尽型，VGS=0时,一直工作处于导通状态 n out in MD VIN  0 驱动管截止 VOUT= VDD VIN  VDD ME 驱动管非饱和导通,负载管饱和导通 有比电路 2019/1/16 基本逻辑运算电路-反相器2

E/D MOS反相器电压传输特性 KR增大 VDD n in out 2019/1/16

CMOS 四、 CMOS反相 器 已成为目前数字集成电路的主流 由PMOS和NMOS 所组成的互补型电路叫做 C：complementary Vin Vout C：complementary 已成为目前数字集成电路的主流 2019/1/16

CMOS反相器工作原理 VOL=0 VOH=VDD 当输入电压Vin为高电平时，PMOS截止，NMOS导通，Vout=0 当输入电压Vin为低电平时，PMOS导通，NMOS截止，Vout=VDD VOH=VDD 在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。这是CMOS电路低功耗的主要原因。CMOS电路的最大特点之一是低功耗。 2019/1/16

Vtn<Vin<Vout＋Vtn VDD+Vtp>Vin>Vout＋Vtp CMOS反相器的传输特性 (3) VDD Vin Vout -VGS=VDD-Vin -VDS=VDD-Vout VGS=Vin (1) (2) (4) (5) N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 Vout VDS=Vout Vtn VDD＋Vtp VDD Vin Vtn<Vin<Vout＋Vtn NMOS Vin<Vtn 截止 ▉ Vin-Vtn<Vout 饱和 ▉ ▉ Vin-Vtn>Vout 非饱和▉ ▉ PMOS (VDD-Vin) <-Vtp 截止 ▉ (VDD-Vin) +Vtp> VDD -Vout 非饱和 ▉ ▉ (VDD-Vin) +Vtp< VDD -Vout 饱和 ▉ ▉ Vin<Vout＋Vtp Vin>Vout＋Vtn 2019/1/16 VDD+Vtp>Vin>Vout＋Vtp

CMOS反相器的几个重要参数 VOH VOL Vout=Vin Vin Vout VIL VIH VM 2019/1/16

1. VIL的计算 Vout Vin VGS=Vin k V + - = 1 2 -VGS=VDD-Vin -VDS=VDD-Vout 令 VIN=VIL N管工作在饱和区,P管工作在线性区 (1) (3) VDD (1) 对Vin求导，得 (2) (4) (5) N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 Vout 令 ，且Vin=VIL,得 (2) R TN DD TP out IL k V + - = 1 2 VIL VIH Vin VDD 2019/1/16 由（1）（2）式联立可求得VIL

2. VIH的计算 Vout Vin VGS=Vin k V + = 1 ) 2 ( -VGS=VDD-Vin -VDS=VDD-Vout VIN=VIH N管工作在线性区,P管工作在饱和区 （1） (3) VDD (1) 对Vin求导，得 (2) (4) (5) N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 Vout 令 ，且Vin=VIH,得 R TN out TP DD IH k V + = 1 ) 2 ( （2） VIL VIH Vin VDD 2019/1/16 由（1）（2）式联立可求得VIH

CMOS反相器的逻辑阈值 VGS=Vin -VGS=VDD-Vin -VDS=VDD-Vout 令 VM=Vin 得 N管和P管均工作在饱和区 令 VM=Vin 得 2019/1/16

逻辑阈值与晶体管尺寸的关系 PMOS大 0.25um晶体管 VDD=2.5v NMOS大 (V) V W /W 2019/1/16 1.8 10 1 0.8 0.9 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 M V (V) W p /W n 0.25um晶体管 VDD=2.5v PMOS大 NMOS大 2019/1/16

CMOS反相器的噪声容限 例 考虑一个具有如下参数的CMOS反相器电路： 计算电路的噪声容限 2019/1/16

Vout Vin VGS=Vin -VGS=VDD-Vin 解: 对于CMOS反相器来说,VOL=0V,VOH=3.3V VIL VIH Vin Vout VDD (1) (2) (3) (4) (5) N截止 P非饱和 N饱和 N非饱和 P饱和 P截止 Vin Vout -VGS=VDD-Vin -VDS=VDD-Vout VGS=Vin 解: 对于CMOS反相器来说,VOL=0V,VOH=3.3V 当VIN=VIL时,nMOS管工作在饱和区,pMOS管工作在线性区 则有: 2019/1/16

2019/1/16

2019/1/16

Vout Vin VGS=Vin -VGS=VDD-Vin -VDS=VDD-Vout 1.17 VIL VIH Vin Vout VDD (1) (2) (3) (4) (5) N截止 P非饱和 N饱和 N非饱和 P饱和 P截止 Vin Vout -VGS=VDD-Vin -VDS=VDD-Vout VGS=Vin 1.17 当VIN=VIH时,nMOS管工作在线性区,pMOS管工作在饱和区 则有: 2019/1/16

2019/1/16

CMOS反相器的瞬态特性 瞬态特性决定了电路的开关时间和工作速度 2019/1/16

CMOS反相器的瞬态特性 延迟时间tpd(传播时间） 2.上升时间 tr 3.下降时间tf 2019/1/16

CMOS反相器的下降时间tf 1. VOUT 从90%VDD 下降到 VDD-VTH N管的VDS>VGS-VTH, 工作在饱和区 Vin Vout N管的VDS>VGS-VTH, 工作在饱和区 饱和区 Vin=VDD 2019/1/16

CMOS反相器的下降时间tf 2. VOUT 从VDD-VTH 下降到 10%VDD N管的VDS<VGS-VTH, 工作在线性区 Vin Vout 2. VOUT 从VDD-VTH 下降到 10%VDD N管的VDS<VGS-VTH, 工作在线性区 线性区 Vin=VDD 2019/1/16

CMOS反相器的下降时间tf Vin Vout Vin=VDD 设VTN≈0.2VDD，则 下降时间由N管的尺寸决定 2019/1/16

CMOS反相器的上升时间tr 上升时间由P管的尺寸决定 Vin Vout Vin=0 设|VTP|≈0.2VDD，则 上升时间由P管的尺寸决定 如果N管和P管尺寸相等，KP ≈ 0.5KN(μp ≈ 0.5 μ n),则tr ≈ 2tf，因此，若希望tr＝tf，则WP ≈ 2WN 2019/1/16

CMOS反相器延时的测量 环形振荡器 tPHL tPHL tPLH tPLH T=n*(tPHL+tPLH) T=2n*tpd N必须为奇数 1 1 N阶反相器 tPHL tPLH tPHL tPLH T N必须为奇数 通常用在测试电路中测试电路的工作速度 T=n*(tPHL+tPLH) T=2n*tpd 2019/1/16

MOS反相器的设计 反相器的设计主要是确定MOS管的宽度 对有比反相器： 根据VOL确定两管尺寸 对CMOS反相器: 1.根据VM确定尺寸 2.根据上升下降时间相等原则设计（WP/WN≈2:1) 2019/1/16

三态CMOS反相器 符号 电路图 Vin Vout 低电平，高阻 用于多个电路模块共享一条数据总线的情形 Vin Vout S S 2019/1/16

CMOS反相器中的功耗 CMOS反相器工作在两种状态 n管截止,p管导通,输出为“1” p n p管同时导通,输出从“1”“0” n CL Vdd n管截止,p管导通,输出为“1” p 1 10 n p管同时导通,输出从“1”“0” n p管截止, n管导通,输出为“0” 01 1 CMOS反相器工作在两种状态 电荷转移状态 （动态） 静止状态 2019/1/16

CMOS反相器的功耗 1 静态功耗 动态功耗 CL Vdd 1.当输入信号为0时： 输出保持1不变，没有电荷转移 2.当输入信号为VDD时： t V CL Vdd 1 静态功耗 1.当输入信号为0时： 输出保持1不变，没有电荷转移 2.当输入信号为VDD时： 输出保持0不变，没有电荷转移 3.当输入信号从0－>1(发生跳变)时： 输出从“1”转变为“0”, 有电荷转移 动态功耗 2019/1/16

CMOS反相器的功耗 功耗组成： 1. 静态功耗 1.静态功耗PS 2. 动态功耗 Vin Vout 功耗组成： 1. 静态功耗 2. 动态功耗 1.静态功耗PS 输出 输入 输出 在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。 2019/1/16

随着特征尺寸的减小，漏电流功耗变得不可忽视，减小漏电流功耗是目前的研究热点之一。 考虑扩散区与衬底之间的反向漏电流后，存在较小反向漏电流 随着特征尺寸的减小，漏电流功耗变得不可忽视，减小漏电流功耗是目前的研究热点之一。 2019/1/16

通常（开关频率较低时）为动态功耗的主要组成部分 2.动态功耗PD VDD (3) (1) (2) (4) (5) 1. 短路电流功耗：在输入从0到1或者从1到0瞬变过程中，NMOS管和PMOS管都处于导通状态，此时存在一个窄的从VDD到VSS的电流脉冲，由此引起的功耗叫短路电流功耗。 N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 Vout 2. 瞬态功耗：在电路开关动作时，对输出端负载电容进行放电引起的功耗。 VIL VIH Vin VDD CL Vdd 通常（开关频率较低时）为动态功耗的主要组成部分 2019/1/16

瞬态功耗 E=CLVDD2 Pdyn=E*f=CLVDD2f 每次翻转消耗的能量E 动态（翻转）的能量和功耗：与驱动器件的电阻无关 Vin Vout E=CLVDD2 每次翻转消耗的能量E Pdyn=E*f=CLVDD2f 动态（翻转）的能量和功耗：与驱动器件的电阻无关 为减小功耗需要减小CL ,VDD 和f 2019/1/16

短路电流功耗 CL Vdd Vin Vout Vout iC tp 2019/1/16

2019/1/16

2019/1/16

2019/1/16

CMOS反向器的功耗表达式 在此：CL为负载电容，VDD为电源电压， ISC为穿通电流的平均值，△tSC为穿 P=fCLK · CL · VDD2+ ISC · △ tSC · VDD · fCLK+IDC · VDD+ILeak · VDD 在此：CL为负载电容，VDD为电源电压， ISC为穿通电流的平均值，△tSC为穿 通电流流过的时间 ，fCLK为时钟周期， IDC为直流电流，ILEAK为漏电流。 2019/1/16

CMOS 反相器版图 N Well V DD PMOS 2l Contacts Out In Metal 1 Polysilicon NMOS GND 2019/1/16

Two Inverters Connect in Metal 2019/1/16

Example: CMOS Inverter Layout

Design Idea 2019/1/16

Virtuoso and LSW 2019/1/16

Drawing the N-Diffusion (Active) 2019/1/16

The Gate Poly 2019/1/16

Making Active Contacts 2019/1/16

Covering Contacts with Metal-1 2019/1/16

The N-Select Layer 2019/1/16

Drawing the P-Diffusion (Active) 2019/1/16

Transistor Features 2019/1/16

The P-Select Layer 2019/1/16

Drawing the N-Well 2019/1/16

Placing the PMOS and NMOS transistors 2019/1/16

Connecting the Output 2019/1/16

Connecting the Input 2019/1/16

Making a Metal-1 connection for the Input 2019/1/16

Power Rails 2019/1/16

P-Substrate Contact 2019/1/16

N-Substrate Contact 2019/1/16

Enclosing the substrate contact 2019/1/16

Design Rule Checking 2019/1/16

Final Layout 2019/1/16

结 论 静态CMOS逻辑电路噪声容限较大 CMOS电路的特点之一是功耗小，其静态功耗几乎为0 CMOS反相器为无比反相器 结 论 静态CMOS逻辑电路噪声容限较大 CMOS电路的特点之一是功耗小，其静态功耗几乎为0 CMOS反相器为无比反相器 CMOS反相器的PMOS和NMOS沟道宽的比值大约为2：1(L 相同)时，tPLH和tPHL大致相同，上升时间和下降时间也大致相同 为了减小tPHL（或下降时间tf）,可增大NMOS的尺寸 为了减小tPLH （或上升时间tr）,可增大PMOS的尺寸 2019/1/16

作 业 考虑具有如下参数的CMOS反相器 求电路的噪声容限以及逻辑阈值.电源电压取3.3V. 2. 设计一个CMOS反相器: 作 业 考虑具有如下参数的CMOS反相器 求电路的噪声容限以及逻辑阈值.电源电压取3.3V. 2. 设计一个CMOS反相器: 器件参数同上题,电源电压为3.3V,两个晶体管的沟道长度为Ln=Lp=0.8um. a: 求当电路的逻辑阈值为1.4V时,Wn/Wp的值. b:这个反相器的CMOS制作工艺允许VTn,VTp的值在标称值有正负15%的变化． 假定其他参数仍为标称值，求电路的逻辑阈值的上下限． 3.名词解释: 有比逻辑电路；无比逻辑电路；逻辑阈值。 ． 2019/1/16