第四章 存储子系统 第一节 概述 本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具 第四章 存储子系统 本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具 有一定容量的存储器？ 第一节 概述 存储器的分类情况 1.按存储器在系统中的作用分类 （1）主存 （内存） 速度快 主要存放CPU当前使用的程序和数据。 容量有限

（2）辅存 （外存） 速度较慢 存放大量的后备程序和数据。 容量大 （3）高速缓存 存放CPU在当前一小段时间内多次使用的程序 和数据。 速度很快 CPU Cache 主存 外存 容量小

2.按存储介质分类 （1）半导体存储器 利用双稳态触发器存储信息 （动态存储器除外）。 速度快， 非破坏性读出 （单管动态存储器除外）， 信息易失 （只读存储器除外）。 作主存、高速缓存。 （2）磁表面存储器

3.按存取方式分类 （2）磁表面存储器 利用磁层上不同方向的磁化区域表示信息。 容量大， 非破坏性读出， 长期保存信息， 速度慢。 作外存。 （3）光盘存储器 利用光斑的有无表示信息。 容量很大， 非破坏性读出， 长期保存信息， 速度慢。 作外存。 3.按存取方式分类 （1）随机存取存储器 随机存取： 可按地址访问存储器中的任一单元， 访问时间与单元地址无关。

RAM： 可读可写 固存： 用户不能编程 PROM： 用户可一次编程 EPROM： 用户可多次编程 ROM： 只读不写 （紫外线擦除） EEPROM： 用户可多次编程 （电擦除） Flash Memory 速度指标： 存取周期或读/写周期 （ns） 作主存、高速缓存。 （2）顺序存取存储器（SAM） 访问时读/写部件按顺序查找目标地址，访问时间与数据位置有关。

等待操作 两步操作 读/写操作 平均等待时间 （ms） 速度指标 数据传输率 （字节/秒） （3）直接存取存储器（DAM） 访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。 定位（寻道）操作 三步操作 等待（旋转）操作 读/写操作 平均定位（平均寻道）时间 （ms） 速度指标 平均等待（平均旋转）时间 （ms） 数据传输率 （位/秒）

第二节 半导体存储器 TTL型 速度很快、 功耗大、 双极型 ECL型 容量小 工艺 PMOS 功耗小、 容量大 电路结构 NMOS 第二节 半导体存储器 TTL型 速度很快、 功耗大、 双极型 ECL型 容量小 工艺 PMOS 功耗小、 容量大 电路结构 NMOS （静态MOS除外） MOS型 CMOS 静态MOS 工作方式 动态MOS 静态存储器SRAM （双极型、静态MOS型）： 存储信息原理 依靠双稳态电路内部交叉反馈的机制存储信息。 功耗较大,速度快,作Cache。 动态存储器DRAM （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较小,容量大,速度较快,作主存。

4.2.1 静态MOS存储单元与存储芯片 1.六管单元 （1）组成 T1、T3：MOS反相器 T2、T4：MOS反相器 触发器 Vcc 1.六管单元 W W （1）组成 T3 T1 T4 T2 T1、T3：MOS反相器 T5 T6 T2、T4：MOS反相器 触发器 T5、T6：控制门管 Z Z：字线，选择存储单元 W、 W： 位线，完成读/写操作 （2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通。

（3）工作 （4）保持 2.存储芯片 外特性： Vcc T3 T1 T4 T2 T5 T6 Z W Z：加高电平， T5、T6 导通，选中该单元。 写入：在W、W上分别加 高、低电平，写1/0。 读出：根据W、W上有无 电流，读1/0。 （4）保持 Z：加低电平， T5、T6截止，该单元未选中，保持原状态。 只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。 静态单元是非破坏性读出，读出后不需重写。 2.存储芯片 例.SRAM芯片2114（1K×4位） 外特性：

2114（1K×4） 地址端： A9～A0（入） 数据端： D3～D0（入/出） = 0 选中芯片 片选CS 控制端： = 1 未选中芯片 Vcc A7 A8 A9 D0 D1 D2 D3 WE 2114（1K×4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND 地址端： A9～A0（入） 数据端： D3～D0（入/出） = 0 选中芯片 片选CS 控制端： = 1 未选中芯片 = 0 写 写使能WE = 1 读 电源、地

4.2.2 动态MOS存储单元与存储芯片 1.四管单元 （1）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 W C1 C2 （1）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 位线 W、 W： （2）定义 “0”：T1导通，T2截止 （C1有电荷，C2无电荷）； “1”：T1截止，T2导通 （C1无电荷，C2有电荷）。 （3）工作 Z：加高电平， T3、T4导通，选中该单元。

（4）保持 2.单管单元 （1）组成 写入：在W、W上分别加 T1 T2 T3 T4 Z W 高、低电平，写1/0。 读出：W、W先预充电至 C1 C2 高、低电平，写1/0。 读出：W、W先预充电至 高电平，断开充电回路， 再根据W、W上有无电流， 读1/0。 （4）保持 Z：加低电平， T3、T4截止，该单元未选中，保持原状态。 需定期向电容补充电荷（动态刷新），∴称动态。 四管单元是非破坏性读出，读出过程即实现刷新。 2.单管单元 C W Z T （1）组成 C：记忆单元 T：控制门管 Z：字线 W：位线

（2）定义 （3）工作 （4）保持 3.存储芯片 C W Z T “0”：C无电荷，电平V0（低） “1”：C有电荷，电平V1（高） 断开充电回路。 Z加高电平，T导通， 根据W线电位的变化，读1/0。 （4）保持 Z：加低电平， T截止，该单元未选中，保持原状态。 单管单元是破坏性读出，读出后需重写。 3.存储芯片 例.DRAM芯片2164（64K×1位） 外特性：

2164（64K×1） 地址端： A7～A0（入） 分时复用，提供16位地址。 Di（入） 数据端： Do（出） = 0 写 写使能WE GND CAS Do A6 A3 A4 A5 A7 2164（64K×1） 1 8 9 16 空闲/刷新 Di WE RAS A0 A2 A1 Vcc 地址端： A7～A0（入） 分时复用，提供16位地址。 Di（入） 数据端： Do（出） = 0 写 写使能WE 高8位地址 = 1 读 控制端： 行地址选通RAS ：=0时A7～A0为行地址 片选 列地址选通CAS ：=0时A7～A0为列地址 电源、地 低8位地址 1脚未用，或在新型号中用于片内自动刷新。

4.2.3 半导体存储器逻辑设计 主存的组织涉及： M的逻辑设计、 动态M的刷新、 主存的校验。 需解决： 芯片的选用、 地址分配与片选逻辑、 信号线的连接。 例1. 用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。 给出芯片地址分配与片选逻辑,并画出M框图。 1.计算芯片数 （1）先扩展位数，再扩展单元数。 2片1K×4 1K×8 8片 4组1K×8 4K×8

（2）先扩展单元数，再扩展位数。 4片1K×4 4K×4 8片 2组4K×4 4K×8 2.地址分配与片选逻辑 芯片内的寻址系统(二级译码) 存储器寻址逻辑 芯片外的地址分配与片选逻辑 为芯片分配哪几位地址，以便寻找片内的存储单元 由哪几位地址形成芯片选择逻辑，以便寻找芯片 存储空间分配： 4KB存储器在16位地址空间（64KB）中占据 任意连续区间。

64KB 4KB A15…A12A11A10A9……A0 需12位地址寻址： A11～A0 低位地址分配给芯片，高位地址形成片选逻辑。 任意值 片选 芯片地址 64KB 1K×4 A15…A12A11A10A9……A0 0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 4KB 0 1 1 …… 1 需12位地址寻址： 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 A11～A0 1 1 1 …… 1 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 1K A9～A0 CS0 A11A10 1K A9～A0 CS1 A11A10 1K A9～A0 CS2 A11A10 1K A9～A0 CS3 A11A10

3.连接方式 （1）扩展位数 （2）扩展单元数 （3）连接控制线 （4）形成片选逻辑电路 D7~D4 D3~D0 4 1K×4 4 10 R/W 1K×4 A9~A0 10 A11 A10 CS0 A11 A10 CS1 A11 A10 CS2 A11 A10 CS3 （4）形成片选逻辑电路

例2. 某半导体存储器，按字节编址。其中，0000H～ ∼07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H～13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15～A0（低）。给出地址分配和片选逻辑。 1.计算容量和芯片数 ROM区：2KB RAM区：3KB 共3片 2.地址分配与片选逻辑 存储空间分配： 先安排大容量芯片（放地址低端），再安排小容量芯片。 便于拟定片选逻辑。

64KB A15A14A13A12A11A10A9…A0 1K 2K 5KB需13位地址寻址： ROM RAM A12～A0 0 0 0 0 0 0 …… 0 5KB需13位地址寻址： ROM 0 0 0 0 0 1 …… 1 0 0 0 0 1 0 …… 0 0 0 0 0 1 1 …… 1 RAM 0 0 0 1 0 0 0 … 0 0 0 0 1 0 0 1 … 1 A12～A0 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 2K A10～A0 CS0 A12A11 2K A10～A0 CS1 A12A11 1K A9～A0 CS2 A12A11 A10 A15A14A13为全0

4.2.4 动态存储器的刷新 1.刷新定义和原因 定义： 定期向电容补充电荷 刷新。 原因： 动态存储器依靠电容电荷存储信息。平时无电源 供电，时间一长电容电荷会泄放，需定期向电容 补充电荷，以保持信息不变。

2.最大刷新间隔 2ms。 在此期间，必须对所有动态单元刷新一遍。 3.刷新方法 按行读。 刷新一行所用的时间 刷新周期 （存取周期） 注意刷新与重写的区别。 破坏性读出后重写，以恢复原来的信息。 非破坏性读出的动态M，需补充电荷以保持原来的信息。 2.最大刷新间隔 2ms。 在此期间，必须对所有动态单元刷新一遍。 3.刷新方法 按行读。 刷新一行所用的时间 刷新周期 （存取周期） 刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。

CPU访存： 由CPU提供行、列地址，随机访问。 对主存的访问 动态芯片刷新： 由刷新地址计数器提供行地址，定时刷新。 4.刷新周期的安排方式 （1）集中刷新 2ms内集中安排所有刷新周期。 R/W 刷新 用在实时要求不高的场合。 2ms 死区 50ns （2）分散刷新 各刷新周期分散安排在存取周期中。 用在低速系统中。 R/W 刷新 100ns

（3）异步刷新 各刷新周期分散安排在2ms内。 每隔一段时间刷新一行。 用在大多数计算机中。 2ms 例. ≈15.6 微秒 每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。 128行 R/W 刷新 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 （DMA请求） （DMA请求） 用在大多数计算机中。

第三节 磁表面存储器 4.3.1 存储原理与技术指标 1.读写原理 存储介质：磁层 读/写部件：磁头 （1）写入 第三节 磁表面存储器 4.3.1 存储原理与技术指标 1.读写原理 存储介质：磁层 读/写部件：磁头 （1）写入 在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。演示 磁通变化的区域 （2）读出 磁头线圈中不加电流，磁层移动。当位单元的转变区经过磁头下方时，在线圈两端产生感应电势。 读出信号

2.技术指标 道密度： 单位长度内的磁道数。 （1）记录密度 位密度： 磁道上单位长度内的二进制代码数。 非格式化容量： 总位数 （2）存储容量 用位密度计算。 格式化容量： 有效位数 用扇区內的数据块长度计算。 （3）速度指标 带：平均等待时间 平均存取时间 盘：平均定位、平均旋转时间 衡量查找速度 ms 数据传输率 衡量读/写速度 b/s、B/s

4.3.2 磁盘存储器 适用于调用较频繁的场合，常作为主存的直接后援。 1.组成 磁盘控制器 + 接口 磁盘适配器 磁盘 盘片、磁头 磁盘驱动器 定位系统、传动系统 （1）软盘信息分布与寻址信息 1）信息分布 盘片： 单片，双面记录。 磁道： 盘片旋转一周，磁头的作用区域。 扇区： 磁道上长度相同的区段。 存放数据块。 各道容量相同,各道位密度不同,内圈位密度最高。

非格式化容量 =内圈位密度×内圈周长×道数/面×面数 格式化容量 =字节数/扇区×扇区数/道×道数/面×面数 2）寻址信息 驱动器号、磁头号、磁道号、扇区号、扇区数 （2）硬盘信息分布与寻址信息 1）信息分布 盘组： 多个盘片，双面记录。 圆柱面： 各记录面上相同序号的磁道构成一圆柱面。 （柱面数=道数/面） 扇区（定长记录格式） 数据块 记录块（不定长记录格式）， 无扇区划分。

2）寻址信息 驱动器号、圆柱面号、磁头号、扇区号（记 录号）、交换量。 2.记录格式（磁道格式） 例：定长记录格式 3.磁盘基本操作 选择盘面 选择起始扇区 选择磁盘组 扇区数 选择磁道 2.记录格式（磁道格式） 例：定长记录格式 磁道时间 索引脉冲 磁道 间隔 扇区1 扇区2 扇区n 间隔 标志区： 标志信息、 CRC校验码 扇区i 数据区： 标志信息、CRC、数据字段 3.磁盘基本操作 串行读/写 （1） 寻址操作 寻道： 磁头径向移动 （2） 读/写操作 DMA方式传送 寻找扇区： 盘片旋转

第四章复习提纲 1.半导体存储器逻辑设计(地址分配、片选逻辑、框图)。 2. 动态刷新(定义、刷新方式)。 3.磁盘信息分布、寻址信息、指标(速度、容量)。 4.基本概念如：随机存取、顺序存取、直接存取、静态M的存储原理、动态M的存储原理、…等。

第四章作业 设计一半导体存储器，其中ROM区4KB，选用ROM芯片（4K×4位/片）；RAM区3KB，选用RAM芯片（2KB/片和 1K×4位/片）。地址总线A15～A0（低）,双向数据总线D7～D0（低），读/写信号线R/W。 1、给出芯片地址分配和片选逻辑； 2、画出该M逻辑框图（各芯片信号线的连接及 片选逻辑电路）。