6.4.3 集成计数器 1、集成同步二进制计数器： 2、集成同步十进制计数器 3、集成异步计数器 4位同步二进制加法：CT74LS161，CT74LS163； 4位同步二进制加/减计数器：CT74LS191。 2、集成同步十进制计数器 同步十进制加法计数器：CT74LS160，CT74LS162； 同步十进制加/减计数器：CT74LS190。 3、集成异步计数器 异步二-八-十六进制计数器：CT74LS197； 异步二-五-十进制计数器：CT74LS90,74LS290。

4位集成二进制同步加法计数器74LS161/163 ①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。 ④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。

由CO函数式可以看出，74161是四位二进制计数器 四位 二进制计数器 四位二进制同步加计数器74LS161的功能表　　 清零 预置 使能 时钟 CP 预置数据输入 输 出 × × × × × × × 0 0 0 0 1 ↑ 0 × 保 持 × 0 1 1 累 加 计 数 由CO函数式可以看出，74161是四位二进制计数器

由CO函数式可以看出，74163是四位二进制计数器 四位二进制同步加计数器74LS163的功能表　　 清零 预置 使能 时钟 CP 预置数据输入 输 出 × × × ↑ × × × × 0 0 0 0 1 0 × 保 持 × 0 1 1 累 加 计 数 由CO函数式可以看出，74163是四位二进制计数器

4位集成二进制同步可逆计数器74LS191 U/D是加减计数控制端；CT是使能端(计数控制端）；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与高位的输入计数脉冲的波形相同。(P231功能表）

4位集成二进制同步可逆计数器74LS193 CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端； D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端； CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。

74LS193的功能表 1 × × × × × × × 0 0 0 0 ↑ 1 加计数 1 ↑ 减计数 清零 预置 时 钟 预置数据输入 输 出 1 × × × × × × × 0 0 0 0 ↑ 1 加计数 1 ↑ 减计数 ，

3、利用反馈归零法获得Ｎ进制计数器 写出计数器状态的二进制代码。 分成：异步清零（如７４ＬＳ１６１） 同步清零（如７４ＬＳ１６３） 3、利用反馈归零法获得Ｎ进制计数器　 表示输入1，2，——N个计数脉冲CP时计数器的状态 写出计数器状态的二进制代码。 分成：异步清零（如７４ＬＳ１６１） 　　　同步清零（如７４ＬＳ１６３） 写出反馈归零函数 　清零端的逻辑函数表达式 画出逻辑图 根据反馈归零函数画逻辑图

例１利用７４ＬＳ１６１的异步清零功能构成十进制计数器。Ｐ２３２； （１）写出　　　　的二进制代码 （２）写出反馈归零函数：７４ＬＳ１６１ 异步清零端低电平有效，所以用与非门 （3）画逻辑图

例２，用７４ＬＳ１６３的同步清零功能构成十进制计数器。Ｐ２３２ １６３的同步置０控制端获得低电平清零信号时，计数器并不能被清零，仍然需要输入一个计数脉冲ＣＰ计数器才能被清零。 （１）写计数器状态 的二进制代码 （２）写出反馈归零函数 （３）化逻辑图

图6.4.10 用CT74LS161 和 CT74LS163 的清零功能构成十进制计数器 (a) 用异步清零控制端 CR 归零； (b) 用同步清零控制端 CR 归零

４、利用反馈置数法获得Ｎ进制计数器 异步置数：与时钟脉冲没有任何关系，只要异步置数控制端出现置数信号时，并行输入的数据立刻被置入计数器相应的触发器中。在输入第N个计数脉冲CP后，计数器的高电平通过控制电路产生一个置数信号加到异步置数控制端上，获得N进制计数。 同步置数：在输入第N-1个计数脉冲时，使同步置数控制端获得反馈的置数信号，在输入第N个计数脉冲CP时，计数器返回到初始的预置数状态。

例3 用CT74LS191的异步置数功能构成十进制计数器。P234 （1）写出 的二进制代码 （2）写出反馈置数函数。（异步置数信号为低电平） （3）画逻辑图 加法：应取

例4 用CT74LS161的同步置数功能构成十进制计数器。P234 （1）写出 的二进制代码 （2）写出反馈置数函数。（异步置数信号为低电平） （3）画逻辑图

图6.4.11 用CT74LS191和CT74LS161的置数功能构成十进制计数器 (a) 用异步置数控制端 置数； (b)用同步置数控制端 置数

例5 用CT74LS161的同步置数功能构成十进制计数器。状态在自然二进制码之间0110---1111间循环P234 计数器的起始状态 （1）当输入第9个计数脉冲CP时，计数器的输出状态是： （2）进位输出： 通过反向器后得0加到同步置数控制端，当输入第10个脉冲CP的时候，计数器回到初始的预置状态。 （3）画逻辑图

图6.4.12 用CT74LS161 构成计数状态在0110 ~ 1111 间 循环的十进制计数器

二、集成同步十进制计数器 1、集成同步十进制加法计数器： CT74LS160：异步清零 CT74LS162：同步清零 （1）清零功能 （2）同步并行置数功能 （3）计数功能 （4）保持功能P236-237功能表

图6.4.13 CT74LS160 和CT74LS162 的逻辑功能示意图

例6 用CT74LS160的同步置数功能构成六进制计数器。P234 类似74LS161，但只能构成十以内的任意进制计数。 （1）写出 的二进制代码 （2）写出反馈置数函数。 （3）画逻辑图P238图6.4.14

2、集成同步十进制可逆计数器74LS190 构成任意进制器的方法类似74LS191，但只能构成十以内的任意进制计数器

三、集成异步计数器 集成异步二-八-十六进制计数器；CT74LS197

4位集成二进制异步加法计数器74LS197 ①CR=0时异步清零。 ②CR=1、CT/LD=0时异步置数。 ③CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。

集成异步二-五-十进制计数器； CT74LS290

在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0 计 数 × 1 QD QC QB QA CP R9(2) R9(1) R0(2) R0(1) 输 出 时钟 置位输入 复位输入 在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0 只有在R0(1)和R0(2)同时为1时，才能清零

例7 用74LS290构成九进制计数器 解：（1）写出 的二进制代码（异步清零） （2）写出反馈归零函数 （3）画逻辑图

图6.4.18 用CT74LS290 构成九进制计数器和七进制计数器 (a) 九进制计数器； (b) 七进制计数器

几种常用的集成电路计数器 74xx161 4位二进制加法 异步 (L) 同步(L) 74xx163 同步 (L) 74xx160 十进制加法 CP引入方式 型号 计数模式 清零方式 预置数方式 同步 74xx161 4位二进制加法 异步 (L) 同步(L) 74xx163 同步 (L) 74xx160 十进制加法 74xx162 74xx191 单时钟4位二进制可逆 无 异步(H) 74xx193 双时钟4位二进制可逆 异步 (H) 异步(L) 74xx190 单时钟十进制可逆 74xx192 双时钟十进制可逆 异步 74xx293 2-8-16进制加法 74xx290 2-5-10进制加法 异步置9

1、用同步清零端或置数端归零构成N进制计数器 2、用异步清零端或置数端归零构成N进制计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零或置数功能，如、74LS190、74LS191；74LS290则具有异步清零和异步置数功能。

例 用74LS163来构成一个十二进制计数器。（同步清零、置数） （1）写出状态SN-1的二进制代码。 SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。 （3）画连线图。 D0～D3可随意处理 D0～D3必须都接0

例 用74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。 SN＝S12＝1100 （2）求归零逻辑。 （异步清零、置数） SN＝S12＝1100 （2）求归零逻辑。 （3）画连线图。 D0～D3可随意处理 D0～D3必须都接0

例 用74LS161来构成一个十二进制计数器。 SN＝S12＝1100 SN-1＝S11＝1011 D0～D3必须都接0

总结