微机原理与接口技术 西安邮电大学计算机学院 王 莹

第六章 半导体存储器 本节主要内容 片间地址译码 1 与8位CPU的连接实例 2 与16位CPU的连接实例 3

第六章 半导体存储器—片间地址译码 片间地址译码一般有线选法和译码法两种。 线选法：直接将某一高位地址线与某个存储芯片片选端连接。 第六章 半导体存储器—片间地址译码 片间地址译码一般有线选法和译码法两种。 线选法：直接将某一高位地址线与某个存储芯片片选端连接。 特点： 简单明了，无需另外增加电路；  存储芯片的地址范围会重叠或不连续；不能充分有效地利用存储空间。 译码法：使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号；分为全译码法和部分译码法。 特点：  连接复杂，但能有效地利用存储空间；  译码电路可以使用现有的译码器芯片。

第六章 半导体存储器—片间地址译码 线选法：存储芯片的地址范围会有重叠或断续。

第六章 半导体存储器—片间地址译码 线选法：存储芯片的地址范围有重叠或有断续 。 线选法地址空间 A15A14 A13A12A11A10 第六章 半导体存储器—片间地址译码 线选法：存储芯片的地址范围有重叠或有断续 。 线选法地址空间 地址 组号 A15A14 A13A12A11A10 A9~A0 一个可用地址空间 1 × × 0 0 0 1 全0~全1 0400H~07FFH 2 0 0 1 0 0800H~0BFFH 3 0 1 0 0 1000H~13FFH 4 1 0 0 0 2000H~23FFH

第六章 半导体存储器—片间地址译码 全译码法：高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。

第六章 半导体存储器—片间地址译码 全译码法：高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。 第六章 半导体存储器—片间地址译码 全译码法：高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。 全译码法地址空间 地址 组号 A15A14A13A12A11A10 A9~A0 一个可用地址空间 1 0 0 0 0 0 0 全0~全1 0000H~03FFH 2 0 0 0 0 0 1 0400H~07FFH 3 0 0 0 0 1 0 0800H~0BFFH 4 0 0 0 0 1 1 0C00H~0FFFH

第六章 半导体存储器—片间地址译码 部分译码法：部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。

第六章 半导体存储器—片间地址译码 部分译码法：部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。 第六章 半导体存储器—片间地址译码 部分译码法：部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。 部分译码法地址空间 地址 组号 A15A14 A13A12A11A10 A9~A0 一个可用地址空间 1 0 0 × × × × 全0~全1 0000H~03FFH 2 0 1 4000H~43FFH 3 1 0 8000H~83FFH 4 1 1 C000H~C3FFH

第六章 半导体存储器 本节主要内容 片间地址译码 1 与8位CPU的连接实例 2 与16位CPU的连接实例 3

第六章 半导体存储器—与8位CPU的连接实例 【例1】 设某8位机系统需装6KB的ROM，地址范围安排在0000H17FFH。请画出使用EPROM芯片2716构成的连接线路图。 【分析】 2716 EPROM 芯片： 容量为2K×8位，需用3片进行字扩展； 8条数据线（O7O0），与CPU的数据总线（D7D0）连接； 11条地址线（A10A0）与CPU的低位地址线（A10A0）连接； 片选信号（CS）的连接需考虑两个问题： 与CPU高位地址线（A15A11）和控制信号（IO／M、RD）如何连接； 根据给定的地址范围如何连接。

第六章 半导体存储器—与8位CPU的连接实例 若采用译码法，根据给定的地址范围，可列出3片 EPROM的地址范围如下表： 各个芯片的地址范围 芯片 A15 A14 A13 A12 A11 A10  A0 地址范围 EPROM1 000 0000 0000(最低地址) 111 1111 1111(最高地址) 0000H 07FFH EPROM2 1 000 0000 0000 (最低地址) 111 1111 1111 (最高地址) 0800H 0FFFH EPROM3 1000H 17FFH 74LS138 G2B G2A C B A G1=RD+IO/M

第六章 半导体存储器—与8位CPU的连接实例 74LS138 1 G1 Y7 Y6 A15 G2A Y5 A14 G2B Y4 Y3 A13 C Y2 A12 B Y1 A11 A Y0 A10～A0 A10～A0 A10～A0 A10～A0 IO/M CS CS CS RD EPROM1 2716 EPROM2 2716 EPROM3 2716 PD/PGM PD/PGM PD/PGM O7～O0 O7～O0 O7～O0 D7～D0 EPROM 2716与CPU的连接

第六章 半导体存储器 本节主要内容 片间地址译码 1 与8位CPU的连接实例 2 与16位CPU的连接实例 3

第六章 半导体存储器—与16位CPU的连接实例 【例2】 在某8086微机系统中，采用Intel 6116 RAM存储器芯片构成2K字的存储器，试画出存储器芯片的连接线路图。 【分析】 8086 CPU的数据总线为16位；存储器构成分为高位（奇地址）库和低位（偶地址）库； 6116芯片的容量为2K×8位，需用2片芯片； CPU数据总线的高8位（D15D8）和低8位（D7D0）分别与两片6116的数据输入/输出线（I/O7I/O0）相连； CPU低位地址线（A11A1）接至两片6116的（A10A0）； 高位地址线、地址信号A0和控制信号BHE用于形成两片6116的片选信号（CE）。

第六章 半导体存储器—与16位CPU的连接实例

本节课小结 第六章 半导体存储器 深刻理解片间地址译码的三种方法； 通过存储器芯片与8位及16位CPU的连接实例学会运用存储芯片的扩展方法； 第六章 半导体存储器 本节课小结 深刻理解片间地址译码的三种方法； 通过存储器芯片与8位及16位CPU的连接实例学会运用存储芯片的扩展方法； 深刻理解存储器与CPU三总线的连接方法，掌握译码法中地址范围的确定方法，从而学会存储器的扩展。

本次课内容就介绍完了，同学们，再见！