半导体存储器 第四章 半导体存储器

第4.1节 存储器 存储器 计算机存储器分类 （一）按材料分类 磁性存储器 如磁盘（软盘、硬盘）、磁带、磁芯 光盘 第4.1节 存储器 计算机存储器分类 （一）按材料分类 磁性存储器 如磁盘（软盘、硬盘）、磁带、磁芯 光盘 CDROM只读光盘：容量大、适合存放系统软件 CDRAM读写光盘：容量大、可改写、适合较高档 计算机的外存 半导体存储器 体积小，速度快，功耗低，是计算机的主要存储器。 CACHE、ROM、RAM均是半导体存储器，由大规模集成电路制成。

存储器 （二）按在计算机中的位置分类 内部存储器（内存） 通常直接与系统总线相连，可细分为： 内部CACHE 外部CACHE 主存储器 在CPU内作为一个高速的指令或数据缓冲区。一级CACHE，二级CACHE均指内部CACHE。 外部CACHE 通常制作在主板上，比主存储器的速度快，介于内部CACHE和主存之间的一个缓冲区。 主存储器 计算机系统主要使用的空间。要求速度快，体积小，容量大。一般为半导体存储器。

存储器 外部存储器 通常是通过总线接口电路与系统总线相连。要求容量大、 掉电信息不丢失，速度可以慢些。如磁盘、光盘

半导体存储器 半导体存储器 （一）按器件分类 双极性TTL电路 速度较快（10～50nS）、集成度低、功耗大、成本高 MOS NMOS和CMOS两种，现大量使用CMOS存储器，存储速度可达几纳秒。 特点：集成度高(单片可达1Gb)、功耗小、成本低 电荷耦合器 速度快、但成本较高

半导体存储器（重点） （二）按存储功能分类 读写存储器 随机读写存储器(RAM Random Access Memory) 可对任一单元进行读写，是计算机主存储器。62**系列 先进后出存储器（LIFO Last In First Out） 寄存器、堆栈 先进先出存储器（FIFO First In First Out） 寄存器、队列 只读存储器（ROM Read Only Memory） 只能读（用特殊方法可写入），掉电信息不丢失，可作为主存储器存放系统软件和数据等。 ROM可分为：

半导体存储器（重点） 固定ROM（掩膜ROM） 由制造厂家固化内容，不可修改 可编程只读存储器PROM 由用户固化内容，但不可修改 紫外线擦除只读存储器EPROM 27**系列：2716、2732、2764，… 27040 电擦除只读存储器EEPROM、FLASH EEPROM（28**系列）：2817、28C64、28C256 FLASH：29F010、29F020

半导体存储器（重点） （三）半导体存储器的容量 表示存储器容量常用：字*位数 字：一个独立的信息单元，有独立统一的地址。 位数：一个信息单元的二进制长度（一般为1位、4位、8位） 例 一片62256为RAM存储器，容量为：32K*8 地址线15根 数据线8根 RAM的控制信号线3根( WE、OE、CE ) (62256逻辑图见后）

第4.2节 RAM电路结构 RAM电路结构 基本概念 使用触发器存储信息，速度快。如：6264 8k*8、 MOS型RAM一般可分为： SRAM（静态RAM） 使用触发器存储信息，速度快。如：6264 8k*8、 62256 32K*8、62010 128K*8 DRAM（动态RAM) 使用电容存储信息，速度慢，因电容有漏电，所以需要定时刷新。DRAM的刷新是按行进行刷新的。计算机中的主存多以DRAM为主。

内存的两种形式 计算机内存的两种常见形式 计算机上把内存芯片集成在一小条印刷电路板上，称为内存条。 常见的有30线、72线、168线、200线。这是指内存条与主板插接时有多少个接点（又称金手指） SIMM：单列存储器模块。只将芯片做在电路板的一边 DIMM：双列存储器模块。将内存芯片做在内存条两边，即电路板两边。

单地址译码 存储器的内部译码 单地址译码 位，存储器内部寻址可用单地址译码和双地址译码两种方式。 一个1K*1的存储器，具有1024个存储单元，每个单元为1 位，存储器内部寻址可用单地址译码和双地址译码两种方式。 单地址译码 方法：由10根线产生1024根存储单元选择线，每根线选中一个存储单元。 缺点：引线太多，译码器为10:1024,制造较困难 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CE OE WE 1 1023 Y0 Y1 Y1023 D(I/O) 读写控制电路 地 址 译 码 器

双地址译码 双地址译码 用5根线译码产生32根行选择线，用另外5根线译码产生32根列选择线，共产生64根地址选择线。 注：此时可将RAM看作一个矩阵，读数据时需给出行地址信号RAS (Row Address Signal) 和列地址信号CAS (Column Address Signal) 。通常先给RAS，再给CAS，经过一段时间延时，便可以在数据端读出数据 容量特别大时可采用多地址译码 A0 A1 A2 A3 A4 Y0 31-0 Y31 CE OE WE D(I/O) 读写 控制 电路 行 译 码 器 0-0 0-31 31-31 A5 A6 A7 A8 A9 X0 X31 列译码器 由两个5:32 译码器组成行列形式选中单元，减少了引线

基本存储单元 基本存储单元 说明： NMOS静态RAM的存储器单元电路如下 T1,T2为开关管，T3,T4为负载管，导通电阻r3,r4>>r1,r2。T1T3和T2T4构成两个反向器按正反馈连接，构成触发器。 Xi高电平，T5,T6及其他与Xi相联的开关管导通，每一单元与数据线相连。Yi为高电平，T7,T8导通，此时仅有XiYi单元与外部数据线连通，可对该单元进行读写。

62256 典型存储器芯片和译码芯片 （一）62256 － 32K*8的CMOS静态RAM 62256引脚图 62256逻辑图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D3 D4 D5 D6 D7 CS A10 OE A11 A9 A8 A13 WE VCC 62256引脚图 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 OE CS WE D7 D6 D5 D4 D3 D2 D1 D0 62256逻辑图 62256工作表 输入 L 高阻 H 输出 × D7~D0 OE WE CS

27256 （二）27256 － 32K*8 EPROM 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D3 D4 D5 D6 D7 CE A10 OE A11 A9 A8 A13 A14 VCC 27256引脚图 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CE OE D7 D6 D5 D4 D3 D2 D1 D0 27256逻辑图

74LS138 （三）74LS138 － 3-8译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A 9 10 11 12 13 14 15 16 A B C G2A G2B G1 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 VCC 74LS138引脚图 引脚功能 片选信号：G1•G2A•G2B C、B、A译码Y0到Y7有效

第4.3节 8086存储器系统 8086存储器系统 8086存储器空间 8086系统有20根地址线，16根数据线，寻址空间为1MB 第4.3节 8086存储器系统 8086存储器空间 8086系统有20根地址线，16根数据线，寻址空间为1MB 偶地址数据由数据线低8位传送 奇地址数据由数据线高8位传送 奇、偶地址数据存取分别由BHE和A0控制(见下表)

8086存储器空间 BHE A0 操作 所用总线 从偶地址读/写一个字 D15～D0 1 从偶地址读/写一个字节 D7～D0 从偶地址读/写一个字 D15～D0 1 从偶地址读/写一个字节 D7～D0 从奇地址读/写一个字节 D15～D8 从奇地址读/写一个字 读/写低字节 读/写高字节 存储器连接的控制信号 MEMR MEMW M/IO RD WR 存储器读命令 存储器写命令

存储器连接 存储器连接 例1 由2片62256（32K*8 RAM）组成64K*8 RAM的8086计算机存储器系统连接（两种方式） (一）控制奇偶片的写使能 WE 说明 地址信号A0～A19和BHE是8086 CPU经锁存器8282或74LS373锁存后产生的信号 数据总线D0～D15是8086 CPU的AD0～AD15经8286或74LS245缓冲后产生的信号 MEMR和MEMW在最小模式下由8086 CPU的M/IO和RD、WR信号产生，在最大模式下由8288产生

存储器连接 IC0为偶地址存储器，其数据由数据总线低8位传送。IC1为奇地址存储器，其数据由数据总线高8位传送。由A0和BHE控制写信号实现奇偶地址写操作。 A16～A19由74LS138译码选中存储器 三种情况 mov [2000h], al  从偶地址开始写一个字节 mov [2000h], ax  从偶地址开始写一个字 mov [2001h], ax  从奇地址开始写一个字 IC0（偶） IC1（奇） A19 A18 A17 A16 0 0 0 0 X X 范 围 00000～0FFFFH 地址分配 A15～A0

（二）控制奇偶片选 CS

全译码 存储器空间的使用 （一）全译码 采用全地址译码方式，计算机的全部地址空间都可以使用 例2 用2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）组成8086计算机存储器系统。要求EPROM的起始地址为F0000H，RAM的起始地址为00000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。 说明 用2片74LS138（三-八译码器）对8086计算机系统的高四位地址进行译码，译出16个存储区域。 由A0和BHE与MEMW信号组合产生写选通。

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 MEMR A0 MEMW BHE D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A19 A18 A17 A16 CS OE WE DB 62256 IC0 IC1 AB CE 27256 IC2 IC3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A Vcc 74LS138

全译码 A19A18A17A16 范 围 IC0（偶） IC1（奇） 0 0 0 0 00000～0FFFFH 地址分配 A15～A0 范 围 IC0（偶） IC1（奇） 0 0 0 0 00000～0FFFFH 地址分配 A15～A0 IC2（偶） IC3（奇） 1 1 1 1 F0000～FFFFFH X ～ X

部分译码 （二）部分译码 小系统中一般存储器的容量仅是CPU寻址空间的一部分，这时可采用部分译码电路 例3 用2片62256（32K*8RAM）组成一个64KB存储器 译码器译码 IC0和IC1地址为00000～0FFFFH 和80000～8FFFFH 地址有重叠

线译码 线译码 IC0和IC1地址范围为 00000～0FFFF 20000～2FFFF 40000～4FFFF 60000～6FFFF A0000～AFFFF C0000～CFFFF E0000～EFFFF 8个区互相重叠

线译码

不译码 不译码 例4 用2片27256（32K*8 EPROM）组成一个64KB存储器

不译码

作业4： 试画出2716、2732、2764、27128、27256、27512、27010、27020、27040芯片的引脚图和逻辑图，写出功能表，并画出操作时序。 画出静态RAM 2114、6116、6264芯片的引脚图和逻辑图，写出功能表，并画出操作时序。 IBM－PC/XT计算机扩展槽上与存储器连接的总线信号为20根地址线A19～A0，8根数据线D7～D0以及控制信号MEMR和MEMW。使用这些信号扩展1片2716（2K×8 EPROM）和1片6116（2K×8 RAM）。要求EPROM的起始地址为C0000H，RAM紧随其后，使用74LS138（3－8译码器），采用全地址译码方式。试画出计算机的存储器连接图（门电路自选）。并写出各存储器的地址范围。