二、相關知識 於數位系統中之邏輯電路依運作的方式不同可區分為：組合邏輯(combinational logic)及序向邏輯(sequential logic)兩部分。組合邏輯通常都是由一些基本邏輯閘(AND、OR、NOT……)所組成的，它的輸出是由當時的輸入組合所決定的，與過去的輸入狀況無關。
其設計步驟依序為： (1)依題意決定所需的輸入及輸出變數個數。 (2)依題意列出輸入及輸出變數之關係，決定其真值表。 (3)將真值表中每一個輸出利用卡諾圖化簡，列出其布林函數式。 (4)將化簡後的布林函數式以基本邏輯閘繪出其電路。 (5)檢查電路之輸出是否與題意相符合。
(一) 布林代數(Boolean Algebra) 1.元素的集合: 0, 1 2.基本邏輯運算: AND(^), OR(v), NOT(┐) 3.基本原理
4.基本定律
5.基本恆等式
6.第摩根定理(Demorgan's Law)
7.對偶定理(Duality theorem) 對偶定理的目的是將一個布林函數由下列規則而得到另一函數。 將運算符號由 「＋」改為「．」 。 將運算符號由 「．」改為「＋」。 將「0」改成「1」，「1」改成「0」。 例如：A(B+C)=AB+AC A+BC=(A+B)(A+C) 8.一致定律：此定律可藉由真值表分析而被證明。
(二) 基本邏輯閘的互換 基本的雙輸入NAND gate或是NOR gate可用來取代其它的基本邏輯閘(AND、OR、NOT、XOR等)，因此，又稱 NAND gate、NOR gate為萬用閘(Universal gate)。
1.利用NAND gate來取代NOT gate，如圖3-6所示。
2.利用NAND gate來取代AND gate，如圖3-7所示。
3.利用NAND gate來取代OR gate，如圖3-8所示。
4.利用NAND gate來取代XOR gate，如圖3-9所示。
5.利用NAND gate來取代XNOR gate，如圖3-10所示。
(三) 布林代數 文字符號(literal)：在一個式子中，不管變數是以何種形式出現，都叫做文字符號。如 中，三個文字符號為 、B、C。 定義域(domain)：使得函數存在的一組變數的組合。如f(x，y，z) f是x、y、z三個變數的函數，即定義域是x、y、z。 積項(product term)：幾個文字符號相乘的項。如 ，則不是 。
標準積項(standard product term)：積項中包含定義域的每一個變數，若定義域A、B、C、D，如 ，則不是 。 和項(sum term)：幾個文字符號相加的項。如 ，則不是 。 標準和項(standard sum term)：和項中包含定義域的每一個變數，若定義域A、B、C、D，如 ，則不是 。
積項之和(sum of product)：簡寫為SOP，即一個式子由多個積項所組成的，如 和項之積(product of sum)：簡寫為POS，即一個式子由多個和項所組成的，如： 正規積項之和(Canonical SOP)：積之和中的每一積項皆為標準積項。 正規和項之積(Canonical POS)：和之積中的每一和項皆為標準和項。
(四) 卡諾圖之化簡 1.二變數卡諾圖
(1)在同列或同行中，相鄰兩個「1」可合併簡化成單一變數。 (2)單一個「1」為兩個變數的積項。 (3)合併後的各項使用OR連接。
2.三變數卡諾圖
(1)四個相鄰「1」，可合併簡化成單一變數。 (2)兩個相鄰「1」，可合併簡化成兩個變數的積項。 (3)單一個「1」為三個變數的積項。 (4)合併後的各項使用OR連接。
3.四變數卡諾圖
化簡規則： (1)十六個相鄰「1」，代表此函數為1。 (2)八個相鄰「1」，可合併簡化成單一變數。 (3)四個相鄰「1」，可合併簡化成兩個變數的積項。 (4)兩個相鄰「1」，可合併簡化成三個變數的積項。 (5)單一個「1」為四個變數的積項。 (6)合併後的各項使用OR連接。
4.五變數卡諾圖
(五) 應用 1.設計一半加法器
全加法器：
2.設計一全減法器 半減法器：
全減法器：
3.二進位位元加減法電路
4位元二進位並加／減法電路：
6.二進位乘法器