符合电路 符合实际上是一种事例选择，在物理上符合是指两个物理事件在时间上相互重合，如辐射源的一个核事件被两个探测器探测到 理想的符合是指两个事件在时间上完全重合，即两个事件的时间差Δt=0，由于探测器输出信号都有一定的时间宽度和一定的时间涨落，所以实际的符合是指事件在一定的时间间隔内的重合

符合电路 电子学上的符合是指脉冲信号的符合，即在一个给定的时间间隔中，选定的两道或更多道上出现脉冲 具有符合功能的电路单元称为符合单元，其功能是：当输入信号的时间重叠满足预先给定的符合条件时就输出一个时间确定的信号

符合电路 符合单元一般可以由逻辑门构成，其的基本逻辑功能相当于一个数字门电路，对于正信号输入相当于一个与门；对于一个负信号输入相当于一个或门；在反符合时，相当于一个异或门

符合电路 符合电路的基本结构 二个输入信号经过定时成形电路后，分别以宽度为Tw1和Tw2的标准信号加入符合门电路，只有当二个信号发生重叠时，符合门才有信号输出

符合电路 符合电路的基本结构 设输入信号的到达时间分别为T1和T2，只有二个信号满足条件：-Tw1<T1-T2<Tw2时，符合门才有输出，其分辨时间τ为Tw1+Tw2，取Tw1=Tw2=Tw，则τ=2Tw 符合电路分辨时间τ定义为：能产生符合输出的几个输入端脉冲之间的最大时间间隔

符合电路 符合电路的分辨时间 理想情况下，输入信号为矩形脉冲，不存在时间移动和晃动，符合电路不存在过渡过程，时间间隔在±Tw之间都会产生符合输出，则符合电路分辨时间为2Tw 实际中，除了信号形状、时间晃动、渡越时间等因素外，符合电路输出后面必须跟着一个脉冲幅度甄别器以便把不是真符合的信号甄别掉，这样真符合信号也会损失一部分，因此符合电路的分辨时间将不是2Tw，而必须通过测量符合电路的符合曲线才能得到

符合电路 符合电路的分辨时间 符合曲线定义为输入信号的相对延迟时间与符合计数之间的关系曲线，符合曲线的半高宽FWHM即为符合电路的分辨时间 实际过程中，输入脉冲信号具有上升时间和下降时间，符合电路本身也具有渡越过程，因此在两个输入信号符合时，符合输出信号幅度会变小，若输出信号幅度小于甄别阈时则不能被记录

符合电路 符合电路的分辨时间 定义符合重叠为符合单元能识别输入信号同时存在和产生一个输出信号之前所需要的最小输入重叠，有时也定义为输入信号的最小宽度，当输入信号的宽度小于此宽度时,符合单元不能产生符合输出 定义双脉冲分辨时间为对于两个或更多个十分接近的输入信号区分的能力，或者对于上述信号的响应能力，双脉冲分辨时间同样要保留最多符合重数

符合电路 符合电路的分辨时间 在实际情况下，由于输到符合门的信号并非是理想矩形脉冲，同时符合门和甄别成形电路的渡越时间也并不为零，因此对理想情况下能符合的事例，实际上不可能100%给出符合输出，即存在一个符合效率的问题 为了测定符合系统（包括探测器在内）的时间分辨能力，常利用同一瞬间产生两个粒子的放射源、或用激发态寿命远小于系统定时误差的放射源来测定系统的瞬时符合曲线

符合电路 符合电路的分辨时间 电子学瞬时符合曲线：当使用一个信号源代替放射源和探测器作为二重符合电路的输入时，测量得到的瞬时符合曲线仅反映电路本身的特性，称为电子学瞬时符合曲线

符合电路 符合电路的分辨时间 信号源输出计数率为n0的信号Vi通过延迟线Td1和Td2后，分别加入符合电路的两个输入端 两路信号的相对延迟量Td=Td1-Td2，若Td1固定、Td2可变，则可通过改变Td2来调节Td 将符合电路输出信号送入到计数器，测得符合计数率nc 由此可以求得nc(Td)/ n0~Td的关系曲线，此曲线即为电子学瞬时符合曲线

符合电路 符合电路的分辨时间 理想情况下，有： 实际情况下，由于输入信号有一定上升和下降时间，而符合门有一定门槛电平，即对符合门输入而言，信号的有效宽度变小了；由于符合门和后继甄别电路有一定渡越时间，当输入信号重合时间太窄时，符合电路将不能响应；此外叠加在信号、符合门的门槛电平和后继电路阈值偏置电路上的噪声，也会使有效宽度发生涨落

符合电路 符合电路的分辨时间 在这些因素的影响下，瞬时符合曲线不仅宽度减小，而且形状上也会偏离矩形 通过电子学瞬时符合曲线，可求出电子学分辨时间τE=FWHM

符合电路 符合电路的分辨时间 物理瞬时符合曲线：当使用瞬时符合放射源和探测器系统作为输入时，可测量得到物理瞬时符合曲线

符合电路 符合电路的分辨时间 由真符合事件测得的物理瞬时符合曲线WP(td)应为输入到符合电路的两路信号时间差的概率密度函数Pd(td)与电子学瞬时符合函数WE(td)的卷积：WP(td)=Pd(td)*WE(td)

符合电路 符合电路的分辨时间 物理瞬时符合曲线图中的纵坐标为：W(td)=(np(td)+na)/np0，其中np0为真符合事件输入计数率，na为偶然符合计数率，np(td)为真符合事件计数率；图中的横坐标为：td/σ，其中σ为两路信号输入到符合电路时间差涨落的方差；τE为电子学分辨时间 当τE>>σ时，物理瞬时符合曲线形状与电子学瞬时符合曲线相似；当τE与σ值相近时，由于真符合计数的丢失，导致物理曲线高度下降，形状变窄，平顶部分消失

符合电路 符合电路的分辨时间 在实际测量中，除了真符合事例外，还有大量不属于同一核事件互不相关的粒子进入二个探测器，它们有可能在分辨时间之内随机地进入符合电路各输入端而产生输出，称这种符合为偶然符合，显而易见偶然符合与二个电路的相对延迟时间无关

符合电路 符合电路的分辨时间 设D1和D2分别有n1和n2的计数率信号输出，它们是相互独立无关的。D1在每秒钟平均输出n1个信号，在其每个信号后Td到Td+dTd间隔内，D2的信号出现的概率应为n2dTd，即二个探测器均出现信号的概率为n1n2dTd，被符合电路记录的概率为WE(Td)，则偶然符合计数为：

符合电路 符合电路的分辨时间 若将把WE(Td)看成宽度为τE高度为1的矩形函数，则有： 因此从物理符合曲线中减去偶然符合事例，就可以得到真符合的符合曲线

符合电路 符合电路的分辨时间 由于时间涨落的影响，一对真符合信号到达符合电路的时间差会出现晃动，当τE选得较小时，真符合事件可能漏记，造成真符合计数损失，τE越小，损失越多 当τE取得较大时，符合曲线出现平顶，其符合事件可被全部记录下来，但偶然符合计数na也正比地增大，偶然符合与真符合计数之比随之增大，从而使统计误差增大 分辨时间τE的选择要综合考虑，符合系统所能达到的最小分辨时间，根本上取决于探测器和定时系统的时间涨落大小

符合电路 快慢符合电路 时间上相关的事件本身还存在一些特点，例如粒子的能量有一定范围，即信号的幅度落在一定范围之内，因此可以在时间符合作为基本条件之下，用幅度选择作为辅助措施来减小偶然符合 由于经过幅度甄别之后的信号往往时间晃动都很大，因此在幅度甄别之后再进行符合，其分辨时间不能取得很小，否则会降低效率，但增大分辨时间又会使偶然符合增加，为了解决这个矛盾，常采用快慢符合技术

符合电路 快慢符合电路 符合测量中有慢符合和快符合之分，在电路上也可分为慢符合电路和快符合电路 慢符合电路的分辨时间为10ns~10μs，符合电路单元大部分用与非门作成，TTL门可做到分辨时间为100ns左右，ECL电路可达到ns量级 快符合电路单元是用高速元器件如高速隧道二极管、高速二极管等做成，加上甄别成形电路即可组成快符合电路

符合电路 快慢符合电路 快慢符合测量结构框图：探测器信号经过时检电路后进行快符合，由于时间晃动小，因此可选取较小的分辨时间；同时信号又分别经过单道分析器进行幅度选择；只有在时间和幅度上都满足给定条件时，三重慢符合电路才产生输出

符合电路 快慢符合电路 快慢符合电路实例

符合电路 快慢符合电路 静态时D1和D2导通，A点电位约为0.3伏，D3、D4截止 当输入信号V1幅度不大时，D1、D2保持导通，信号经过D1、D2输入，此时输入电路起微分作用，微分时间常数为85ns 当输入信号过大时，D1截止，A点电位上升到2V左右，起到限幅作用，当有过大负信号加入时，D2截止，D3、D4导通，V2负向幅度不超过-1.4V 输入信号经过微分、限幅电路后输入到单稳电路

符合电路 快慢符合电路 单稳电路输出信号V3的宽度设计为大于符合电路所需要的成形脉冲宽度Tw，在此电路中Tw为5ns~55ns，因此V3的宽度取为100ns B点静态电位为+0.6V，V3使B点电位往下跳动V3（V3信号的幅度）时，甄别器输出信号下跳到低电平，恒流源I对C2充电，使B点电位V4上升 当V4上升到零电位时，甄别器复位翻转，V4的宽度为：Tw=(V3-0.6)C2/I，取I=4mA、C=14pf、V3=2V时，Tw=5ns

符合电路 快慢符合电路 电流I由恒流源提供，静态时T管的电流分成三路流入各路输入端中成形电路中，各路之间由电阻、电容相互隔离，使各路中B点的信号互不干扰 调节T的电流可同时调节各输入电路中成形信号宽度Tw，图中I的调节范围为4mA~0.36mA，相当于Tw可调范围为5~55ns 三路V5信号加入或门G进行符合，经过成形单稳电路后作为符合输出，信号宽度500ns

时间分析 一个事件为起始事件，另一个为停止事件，两个事件相对时间间隔大小是随机分布的，这种随机性质不论是对时间相关的一对核事件的时间信息，还是对于时间相关的大量核事件时间信息，还是对于单个信号所携带的时间信息，都是一样的 时间分析是分析一个事件与另一个事件之间的时间关系，也就是测量核事件的时间间隔概率密度分布

时间分析 时间间隔概率密度分布的测量 两个信号之间的时间间隔分布可以用延迟符合方法测量 通过改变两道符合输入信号之间的相对延迟时间测量其相应计数得到符合曲线，这种方法称之为单道时间分析器 用单道时间分析器测量一个时间分布要很长时间，同时仪器长期工作时也会有稳定性问题，所以需要一次测量就得到时间间隔分布的多道时间分析器

时间分析 时间间隔概率密度分布的测量 多道时间分析器进行时间分析，与用多道脉冲幅度分析器进行分析类似，在一次测量中首先将各种时间间隔的脉冲进行分类转化为数字编码，然后分别存入多道分析器的存储器对应的道中，并对数字化信息进行统计和分析 多道时间分析器能大大缩短测量时间，并且道宽可以做得很小，即时间分辨较好

时间分析 常用时间分析器分类 第一类：二个信号输入到时间间隔幅度变换电路（TAC），TAC的输出幅度正比于信号间的时间间隔，然后进行幅度-数字变换（ADC），最后送入数据获取与处理系统

时间分析 常用时间分析器分类 第二类：二个信号加入到时间间隔编码电路（TDC），TDC输出的数码正比于信号间的实时间间隔，再将其送入数据获取和处理系统（DAQ）

时间分析 常用TDC类型 直接计数型TDC：将待测二个信号分别输入RS触发器的起始端和停止端，则RS触发器Q端输出信号的宽度即为二个输入信号的时间间隔

时间分析 常用TDC类型 用起始信号触发一个时钟发生器，其产生的时钟脉冲加到时钟门输入端 用RS触发器的输出信号控制时钟门，因此通过时钟门的脉冲个数将正比于信号的宽度，即正比于二个输入信号的时间间隔：m=int[(Tb-Ta)/T0]，其中T0为时钟脉冲的周期 将此系列脉冲输入地址寄存器进行串-并变换，即可得到脉冲间隔的数字编码输出

时间分析 常用TDC类型 直接计数型TDC的精度取决于时钟频率f，若在时钟发生器之后加上分频器，通过改变分频系数，即可进行时间道宽调节 时钟通常由自激式时钟振荡器产生，当时钟频率提高到一定程度时会产生很大困难，这时要求有快速的时钟门，快速地址寄存器，同时要求很高的制作工艺，目前用到最高的时钟频率为GHz量级，时间分辨约为亚ns量级

时间分析 常用TDC类型 直接计数型TDC的时钟脉冲与输入起始、停止信号之间在相位上并不是同步的，它们间相位差是随机的，最大会有2T0的时间误差，在时钟与起、停信号间相对位置不同情况下，输出码的误差可达1LSB以上

时间分析 常用TDC类型 游标尺计时器：用两个不同的时钟频率同时测量，并以两者的符合输出作为控制信号，以提高计时精度

时间分析 常用TDC类型 CP1、CP2是两路不同的时钟输出，当脉冲输入时，两路时钟脉冲输出的时刻分别为tA1、tA2、...、tAi，tB1、tB2、...、tBi，若两路时钟周期分别为T1、T2，则有：

时间分析 常用TDC类型 设T1>T2，ΔT=T1-T2=T1/K，取时间脉冲宽度τ≤ΔT，若tBm-tAm<τ，则符合门有输出，从而振荡器关闭 此时，输入到地址寄存器的脉冲个数为m个，对于待测时间间隔tx有： 将T1的输出脉冲输入到地址寄存器之后再减1，即可得到代表时差tx的数码值

时间分析 常用TDC类型 游标尺计时器的时间道宽为ΔT，若将二个振荡器的频率差做得很小，就可以获得很小的时间道宽 对游标尺计时器，二个输入信号之间时间间隔为tx=tB-tA，而时钟振荡器起振与停止的时间间隔为ty=tAm-tA1=(m-1)T1，则有： 即游标尺计时器等效于一对时间信号将其时间间隔放大了K倍之后再去控制一个时钟门

时间分析 常用TDC类型 实际游标尺计时器简化框图：通过二段延迟时间略有差别的延迟线循环电路来实现频率差很小的二个时钟振荡器，放大电路则是为了补偿幅度衰减

时间分析 时间-幅度变换器TAC TAC是把两个信号之间的时间间隔长短转换成一个幅度与其间隔成正比的输出信号，最方便的办法是在时间间隔内对电容器进行恒流充电

时间分析 时间-幅度变换器TAC 静态时S1和S2闭合，当起始信号V1输入时，通过T1产生断开S1的信号Vs1，恒流源I对C充电，C上电压以I/C速度线性上升 当停止信号V2输入时，通过T2产生断开S2的信号Vs2，充电停止，电容器上保持住VC的电压：VC=Itx/C， tx为二个输入信号的时间间隔 Vs1的宽度略大于量程，待Vs1结束，S1重新闭合，C迅速放电到零，随后Vs2结束，电路复位

时间分析 时间-幅度变换器TAC 对于实际电路，还需要考虑到以下问题：若只有起始而无停止信号出现，此时应保证不产生输出信号；当有二个时间上不相关的信号落入量程范围之内（偶然符合）时，不仅在tx>0时有输出，而且在tx<0时也会有输出，此时应设法阻止在tx<0时产生输出，从而减小偶然符合计数

时间分析 时间-幅度变换器TAC TAC改进电路框图：

时间分析 时间-幅度变换器TAC 起始信号V1经延迟后产生Vd1信号加入门M1，停止信号V2经单稳成形后产生宽度为Td2的信号Vd2控制M1 只有在满足条件0≤tx≤Td2时，才能产生开启S1的控制信号，这就避免了在tx<0时刻产生输出的问题 T1的输出同时用于控制门M2，以保证只有停止信号输入时不产生控制信号Vs2 T1、T2的输出还可用于封锁门M3，以起到占用封锁的功能

时间分析 时间-幅度变换器TAC 若起始信号计数率高于停止信号情况下，为了减小死时间，可以将两者颠倒过来输入，同时对起始信号作一定延迟 在有些TAC中，VC可以保持较长时间，可以将它加在线性门输入端，并用一个选通信号去开门，从而产生幅度为VC、宽度与选通信号相等的信号输出，选通信号可以是外加的 将TAC与ADC组合在一起，就可以起到时间数码变换器的作用，用这种方法得到的TDC，其时间道宽也可以做得很小

脉冲形状甄别 脉冲形状甄别经常用来鉴别粒子的类型。不同类型的粒子在某些探测器中产生的电流脉冲形状有明显差别，藉此可用来甄别粒子的种类。粒子类型的鉴别可以将各种粒子混在一起的能谱分别予以记录，避免相互叠迭。也可用来剔除某一类粒子的本底 从电路原理角度来区分，脉冲形状甄别有电荷比较法与时间比较法二种

脉冲形状甄别 时间比较法 时间比较法波形甄别原理框图：

脉冲形状甄别 时间比较法 探测器输出的电流脉冲被积分后形成电压脉冲，它的上升时间仅决定于电流脉冲的形状与宽度 前沿时检电路的阈值调节很低，它的输出信号VL在输入信号起始时刻t0出现，过零时检电路的输出信号VZ则在信号过零时刻tZ产生 过零点tZ与电压脉冲信号的幅度无关，而仅决定于信号的上升时间，即决定于探测器输出电流脉冲的形状与宽度

脉冲形状甄别 时间比较法 调节延迟时间td=(tZ-t0)，使输入到符合电路的信号重叠，符合电路产生输出，若(tZ-t0)≠td，则符合电路不产生输出，此时的输入信号就可以剔除，从而达到波形甄别效果 前沿时检和过零时检电路可用恒比定时电路替代，同样符合电路可以用TAC来替代，可使不同波形的输入信号产生不同幅度的信号输出，再用幅度选择器作幅度选择，用此方法作波形甄别更为方便

脉冲形状甄别 时间比较法 脉冲形状甄别实例：中子与带电粒子发生反应，会产生ɑ、p、γ等粒子，为区分这些粒子，可采用脉冲形状甄别技术

习题五： 1、试比较前沿定时、过零定时、恒比定时、ARC定时的优缺点。 2、何为触发比？它有什么实用意义？ 3、前沿定时中，若输入信号为线性变化，达峰时间tm=0.2ns，最大幅度Vm=10V，阈值VT=0.1V，求输入信号从0.1V变化到10V时的前沿定时误差。 4、一个TAC的量程为50ns，输出满量程幅度为10V，将TAC输出到一个道宽为1mV的ADC中，若测得时间分辨为10道，求此时间分辨相当于多少ps；若ADC为线性放电型，其时钟频率为100MHz，则测量一对时间间隔为40ns的信号，至少需要用多少时间？

时间测量技术 在时间测量中，数字计数器技术是十分常用的技术，通过对“起始”和“停止”信号间的时钟数目进行统计，得到起停之间的时间差值

时间测量技术 为测量较短的时间间隔，常采用时间放大技术 模拟时间放大技术是电流积分技术的扩展，它可以将待测量的时间间隔放大到K倍，其中K成为放大因子，大小取决于电路参数 使用时间放大技术实现时间数字转换的拓扑结构有很多种，其中最简单的是Wlkinson型电路

时间测量技术 Wlkinson型电路结构

时间测量技术 Wlkinson型电路原理 采用两个不同的恒流源I1和I2进行充放电

时间测量技术 Wlkinson型电路特点 当使用足够大的K时，通过基于计数器技术的简单时间数字转换电路测量，就可以获得较好的时间分辨 死时间较大，约为(K+1)T 模拟处理电路容易受到干扰，难以集成化 电路中使用了积分技术，因而在积分点上对噪声和电容的非线性性能比较敏感

时间测量技术 Wlkinson型电路的改进 在“起始”和“停止”信号到来时，分别用不同大小的电流对两个相同的电容放电，并对两电容的输出电压进行比较，标识出两电容电压相等的时刻

时间测量技术 Wlkinson型电路的改进 当“起始”和“停止”信号对应的放电电流相差K倍时，“起始”至“停止”信号之间的时间间隔可表示为： 该结构的动态范围极小，死时间较大，同时对比较器的失调和不同共模信号下传输延迟的稳定性要求极高

时间测量技术 Wlkinson型电路的改进 当“起始”和“停止”信号对应的放电电流相差K倍时，“起始”至“停止”信号之间的时间间隔可表示为： 该结构的动态范围极小，死时间较大，同时对比较器的失调和不同共模信号下传输延迟的稳定性要求极高

时间测量技术 数字计数器技术的时间测量精度取决于计数时钟，为提高测量精度，可采用游标卡尺技术

时间测量技术 游标卡尺技术原理 采用具有两个不同频率的时钟同时进行测量，则待测时间间隔可表示为： 其中τ为两时钟的频率差 该技术对时钟的稳定性要求较高，同时测量的动态范围较小，测量时间较长

时间测量技术 对于Wlkinson型电路和游标卡尺技术，其时间测量的动态范围都比较小，为满足大尺度范围、高精度时间分辨等综合性能要求，通常采用“粗”计数和“细”时间测量结合的方法 “粗”计数一般采用高性能的Gray码计数器实现 “细”时间测量则主要依靠时间内插技术（Time Interpolation）

时间测量技术 粗细结合的时间测量结构

时间测量技术 时间内插技术 时间内插技术是目前高精度、宽动态范围时间数字转换系统中的基本技术，而延迟线技术则是时间内插技术的基础 现代CMOS工艺的门延迟一般在100ps量级，因此在ASIC设计中，用基本的CMOS门作为时间内插单元是最简单直接的方法

时间测量技术 时间内插技术 通过控制延迟时间，可以将一个时钟周期分成N等分，相当于将时钟频率提高了N倍，从而使测量精度提高N倍

时间测量技术 锁相环（PLL）技术 将延迟线闭合在一个压控振荡器中，振荡频率通过一个反馈环控制，就构成了锁相环 锁相环主要由压控振荡器VCO（Voltage Controlled Oscillator）、鉴相器PD（Phase Detector）、环路滤波器LF（Loop Filter）以及参考时钟源组成

时间测量技术 锁相环（PLL）技术 当压控振荡器的频率发生变化时，其相位必然会与输入时钟的相位不同，通过鉴相器判断二者之间的关系，并给出与相位差成正比的反馈控制电压，使VCO回到稳定状态 环路滤波器一般为低通电路，通过滤除环路的高频噪声，起到滤波平滑作用，以保证环路稳定、改善环路跟踪性能和噪声特性

时间测量技术 锁相环（PLL）技术 基于PLL的电路可以很方便地滤除参考时钟上的相位噪声，同时环路内部的噪声也可以被滤除

时间测量技术 延迟锁定环（DLL）技术 如果延迟环路不是闭合的，并被包含在一个反馈控制环中，那么就得到了延迟锁定环DLL的形式

时间测量技术 延迟锁定环（DLL）技术 DLL和PLL同样可以获得精确的定时信号，及大的动态范围 和PLL不同的是，DLL的参考时钟信号是直接馈入压控延迟线(VCDL) ，并与延迟线的输出信号作相位比较，因此DLL技术不能滤除耦合到参考信号上的噪声 为了保证延迟链总是校准的，参考时钟必须一直在延迟链上传输，因此不管击中信号率的大小都有一定程度的功耗

时间测量技术 专用时间测量芯片 德国ACAM公司GP2、GPX系列：http://www.acam.de/products/time-to-digital- converters/ CERN HPTDC： http://technologytransfer.web.cern.ch/technologytransfer/en/ Technology/HPTDC.html

时间测量技术 专用时间测量芯片 TDC-GPX：高精度、高测量刷新率、低功耗、小体积等特点

时间测量技术 专用时间测量芯片 TDC-GPX测量原理

时间测量技术 专用时间测量芯片 TDC-GPX性能指标 分辨率ps 输入 电平 测量 范围 通道数 最大再 触发频率MHz 最大 工作模式 分辨率ps 输入 电平 测量 范围 通道数 最大再 触发频率MHz 最大 采样率MHz I 81 LVTTL 0-9.4μs 8 7 40 G 41 LVPECL 0-65μs 2 5 R 27 0-47μs 9 M 10 0-40μs 1

时间测量技术 在一些实验条件下，如现代高能物理粒子对撞实验中，已经难以提供传统意义上的“起始”或者“停止”信号，同时连续多次测量能力也成为很多实验的迫切需要，为此产生了流水线型和数据驱动型计数器技术 这两种技术的基本原理仍是计数器技术，但数据获取和处理的方法有所不同

时间测量技术 流水线型计数器 时间数字转换电路结构如图 在每个时钟周期都记录时间测量信息 根据实验的具体情况选择有效的数据 其触发时间固定，可以处理非常高的事例率 但受数据的存储和读出速度的限制较大

时间测量技术 数据驱动型计数器 时间数字转换电路结构如图 只对有效时间测量信息进行获取和缓存 通过设置触发信号来进行数据读出筛选 利用两级数据判选，提高了有效数据带宽 降低了对存储器的容量需求