第七章 半导体存储器 本章的重点: 本章的难点: 1.存储器的基本工作原理、分类和每种类型存储器的特点; 2.扩展存储器容量的方法;

Slides:



Advertisements
Similar presentations
第七章 半导体存储器 《数字电子技术》7.1 概述 7.2 只读存储器( ROM ) 7.5 用存储器实现组合逻辑函数 7.4 存储器的扩展 7.3 随机存储器( RAM ) 7.6 集成芯片简介及应用举例.
Advertisements

第6章 存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与 层次结构存储系统 6. 3 半导体存储器
第四章 存储系统 4-1 存储系统概论 4-2 RAM(随机读写存储器) 4-3 ROM(只读存储器) 4-4 高速缓冲存储器(Cache)
第6章 微机存储器系统 存储器是计算机中存储信息的部件。它可以把需要CPU处理的程序和原始数据存储起来,处理时自动而连续地从存储器中取出程序中的指令并执行指令规定的操作。程序执行过程中的数据也可利用存储器保存起来。这就是说,计算机每完成一条指令,至少有一次为了取指而访问存储器。
计算机原理及系统结构 第三十一讲 主讲教师:赵宏伟                 学时:64.
第6章 半导体存储器 6.1 概述 6.2 随机读写存储器(RAM) 6.3 只读存储器(ROM) 6.4 存储器的扩展
实验四 利用中规模芯片设计时序电路(二).
第6章 存储系统 计算机教学实验中心.
第4章 主存储器 4.1 主存储器概述 4.2 读/写存储器 4.3 非易失性存储器 4.4 DRAM的研制与发展
5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 顺序脉冲发生器 顺序脉冲 计数型 分类 移位型.
第6章 存储器和高速缓存技术.
半导体存储器 第四章 半导体存储器.
第一节 存储器的构成 第二节 存储系统的构成 第三节 Cache 第四节 虚拟存储器
第七章 单片机存储器的扩展.
第 4 章 記憶單元.
Digital Circuitry CMOS Gate
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2018/11/14.
版权所有,引用请注明出处 第四章、存储系统 原著 谭志虎 主讲(改编) 蒋文斌.
基本硬體介紹 1.主機板 2.CPU(運算中心) 3.記憶體(RAM-短暫記憶資料處) 4. 硬碟(HDD儲存資料處) 5.顯示卡(接螢幕)
Digital Circuitry CMOS Gate
第五章 存储系统 半导体存储器概述 系统内存扩充 高速缓冲存储器 虚拟存储器 PC系列机中的主存储器 习题与思考 上一章 目 录 帮助
第六章 存贮器 6.1 存储器概述 6.2 随机存取存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接.
4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器.
第 6 章 存储系统 6.1 概述 存储器的层次结构 存储器的分类 存储器的基本组成
第5章 存储系统.
第四章 存 储 器 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器.
存储设备介绍 广州创龙电子科技有限公司 Guangzhou Tronlong Electronic Technology Co., Ltd.
第 9 章 存储器和可编程逻辑器件 9.1 半导体存储器 9.2 可编程逻辑器件.
第2章 電腦硬體的架構及功能.
单片机应用技术 项目一 循环彩灯装置 第2讲 51单片机的结构与引脚 《单片机应用技术》精品课程组 湖北职业技术学院机电工程系.
微机原理与接口技术 第5章 80X86_88存储系统 黄强 深圳大学 信息工程学院.
微机原理与接口技术 第5章 存储器 朱华贵 2015年11月05日.
第5章 半导体存储器 存储器基本概念 随机存取存储器(RAM) 只读存储器(ROM) 存储器连接与扩充应用 微机系统的内存结构.
实验四 组合逻辑电路的设计与测试 一.实验目的 1.掌握组合逻辑电路的设计 方法 2.学会对组合逻辑电路的测 试方法.
时序逻辑电路实验 一、 实验目的 1.熟悉集成计数器的功能和使用方法; 2.利用集成计数器设计任意进制计数器。 二、实验原理
2.5 MOS 门电路 MOS门电路:以MOS管作为开关元件构成的门电路。
CPU结构和功能.
第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第五节.
第一章 半导体材料及二极管.
第二章 双极型晶体三极管(BJT).
逻辑门电路.
第12章 半导体存储器 孙卫强.
计算机组成与系统结构 陈泽宇 副教授.
第七章 可编程逻辑器件 PLD 7.1 PLD 概述 PLD 的电路结构及分类 PLD 的编程工艺及描述的逻辑规则和符号 PLD 的设计过程及主要优点 7.2 只读存储器 ROM 的内部结构 用ROM 实现组合逻辑设计 常用的LSI.
第6章 半导体存储器和可编程逻辑器件 6.1 概述 6.2 ROM(只读存储器) 6.3 RAM (随机存取存储器)
第7章 半导体存储器 7.1半导体存储器的特点和分类 半导体存储器的特点 集成度高,体积小 可靠性高,价格低
第四章 存储子系统 第一节 概述 本章需解决的主要问题: (1)存储器如何存储信息? (2)在实际应用中如何用存储芯片组成具
存储器和可编程逻辑器件.
第6章 存储器接口 6.1 存储器概述 6.2 半导体存储器 6.3 MCS-51单片机存储器扩展.
第5章 存储器 5.1 存储器概述 5.2 半导体存储芯片结构及使用 位系统的存储器接口.
(Random Access Memory)
第二章 补充知识 2.1 总线和三态门 一、总线(BUS) 三总线结构 数据总线DB(Data Bus)
第七章 半导体存储器.
组合逻辑电路 ——中规模组合逻辑集成电路.
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
第6章 半导体存储器和可编程逻辑器件 6.1 半导体存储器 返回 概述 随机存取存储器(RAM)
长春理工大学 电工电子实验教学中心 数字电路实验 数字电路实验室.
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
实验五 MSI组合逻辑功 能部件的应用与测试
C++语言程序设计 C++语言程序设计 第一章 C++语言概述 第十一组 C++语言程序设计.
第三章 半导体存储器及其接口 第一节 概述 第二节 半导体存储器 第三节 半导体存储器与CPU接口 一、存储器的分类
电工电子技术实验 电工电子教学部.
第 7 章 存储器.
第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 只读存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件
工业机器人入门使用教程 ESTUN机器人 主讲人:李老师
第二章 集成门电路 2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 第2章 上页 下页
第四章:内存储器接口的基本技术 主讲教师:范新民.
9.6.2 互补对称放大电路 1. 无输出变压器(OTL)的互补对称放大电路 +UCC
第三章 计算机体系结构.
Presentation transcript:

第七章 半导体存储器 本章的重点: 本章的难点: 1.存储器的基本工作原理、分类和每种类型存储器的特点; 2.扩展存储器容量的方法; 3.用存储器设计组合逻辑电路的原理和方法。 因为存储器几乎都作成LSI器件,所以这一章的重点内容是如何正确使用这些器件。存储器内部的电路结构不是课程的重点。 本章的难点: 在本章的重点内容中基本没有难点。

第七章 半导体存储器 第一节 概述 存储器:存储大量二值信息(或称为二值数据)的半导体器件。 用途:在计算机或数字系统中存储数据。 与寄存器的区别:以字为单位存取,每字包含若干位。各个字的相同位通过同一引脚与外界联系。每个字分配一个地址,因此内部有地址译码器。

(Random Access Memory) 快闪存储器 (Static RAM) 还可以按制造工艺分为双极型和MOS型两种。 分类: 掩模ROM 紫外线擦除 只读存储器ROM 可编程ROM(PROM) (Programmable ROM) UVEPROM (Read- Only Memory) (Ultra-Violet) 可擦除可编程ROM(EPROM) 按功能 EEPROM 只能读出不能写入,断电不失 (Electrically) (Erasable PROM) Flash Memory 随机存储器RAM 电可擦除 静态存储器SRAM (Random Access Memory) 快闪存储器 (Static RAM) 还可以按制造工艺分为双极型和MOS型两种。 动态存储器DRAM (Dynamic RAM) 主要指标:存储容量、存取速度。 存储容量:用字数×位数表示,也可只用位数表示。如,某动态存储器的容量为109位/片。

存取速度:用完成一次存取所需的时间表示。高速存储器的存取时间仅有10ns左右。 第二节 只读存储器ROM 一、掩模只读存储器 又称为固定ROM。工厂按用户要求生产出来后,用户不能改动。 1.ROM的构成 存储矩阵:由若干存储单元排列成矩阵形式。 储存单元:可由二极管、双极性三极管或MOS管构成。 地址译码器:根据地址输入,在存储矩阵中选出指定的字对应的单元,把数据送往输出缓冲器。 输出缓冲器:增加带负载能力;同时提供三态控制,以便和系统的总线相连。

2.工作原理 按组合电路进行分析。 存储矩阵是四个二极管或门; 当EN=0时, 。 D3 = W1+W3 = A1A0+A1A0=A0 二-四线译码器 按组合电路进行分析。 存储矩阵是四个二极管或门; 当EN=0时, 。 D3 = W1+W3 = A1A0+A1A0=A0 D2= W1= A1+A0 D1= D3 = A0 A1,A0的四个最小项 真值表与存储单元有一一对应关系 D0 = W1+ W0 = A1 真值表: 1 D0 D1 D2 D3 A0 A1 位线 字线

用MOS工艺制造的ROM的存储矩阵如图: 二、可编程只读存储器PROM 产品出厂时存的全是1,用户可一次性写入,即把某些1改为0。但不能多次擦除。 或非门 编程时VCC和字线电压提高 存储单元多采用熔丝--低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。

读出时,读出放大器AR工作,写入放大器AW不工作。 16字×8位的PROM 十六条字线 读出时,读出放大器AR工作,写入放大器AW不工作。 八条位线 写入时,在位线输入编程脉冲使写入放大器工作,且输出低电平,同时相应的字线和VCC提高到编程电平,将对应的熔丝烧断。 20V 十几微秒 编程脉冲 缺点:不能重复擦除。

三、可擦除的可编程只读存储器(EPROM) (一)紫外线擦除的只读存储器(UVEPROM) 是最早出现的EPROM。通常说的EPROM就是指这种。 1.使用浮栅雪崩注入MOS管(Floating-gate Avalanche-Injuction MOS,简称FAMOS管。) 写入:管子原来不导通。在漏源之间加上较高电压后(如-20V),漏极PN结雪崩击穿,部分高速电子积累在浮栅上,使MOS管导通。 浮栅上电荷可长期保存--在125℃环境温度下,70%的电荷能保存10年以上。 擦除:用紫外线或X射线擦除。需20~30分钟。 存储单元如图。 缺点:需要两个MOS管;编程电压偏高;P沟道管的开关速度低。

2.使用叠栅注入MOS管SIMOS (Stacked-gate Injuction MOS) 构造: 用N沟道管;增加控制栅。 SIMOS管原来可导通,开启电压约为2V。 注入电荷:在DS间加高电压,同时在控制栅加25V、50mS宽的脉冲。由于控制栅上有电压,所以需要的漏源电压相对较小。注入电荷后其开启电压达7V,不能正常导通。 存储单元如下页图。256字X1位。已注入电荷的SIMOS管存入的是1。

这是一种双译码方式,行地址译码器和列地址译码器共同选中一个单元。每个字只有一位。 (二)电可擦除EPROM(EEPROM或E2ROM) 用紫外线擦除操作复杂,速度很慢。必须寻找新的存储器件,使得可以用电信号进行擦除。 使用浮栅隧道氧化层MOS管Flotox(Floating gate Tunnel Oxide)

特点:浮栅与漏区间的氧化物层极薄(20纳米以下),称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。 GC Gf 漏极 当隧道区的等效电容极小时,加在控制栅和漏极间的电压大部分降在隧道区,有利于隧道区导通。 擦除和写入均利用隧道效应 存储单元: 写入(写0) 读出 擦除(写1) 10ms

(三)快闪存储器(Flash Memory) EEPROM的缺点:擦写需要高电压脉冲;擦写时间长;存储单元需两只MOS管。 快闪存储器就是针对此缺点研制的。 (三)快闪存储器(Flash Memory) 采用新型隧道氧化层MOS管。 该管特点: 1.隧道层在源区; 2.隧道层更薄--10~15nm。在控制栅和源极间加12V电压即可使隧道导通。

1.写入利用雪崩注入法。源极接地;漏极接6V;控制栅12V脉冲,宽10 s。 存储单元的工作原理: 1.写入利用雪崩注入法。源极接地;漏极接6V;控制栅12V脉冲,宽10 s。 5V 2.擦除用隧道效应。控制栅接地;源极接12V脉冲,宽为100ms。因为片内所有叠栅管的源极都连在一起,所以一个脉冲就可擦除全部单元。 0V 6V 12V 10 s 0V 12V 100ms 3.读出:源极接地,字线为5V逻辑高电平。 快闪存储器特点:集成度高,容量大,成本低,使用方便。已有64兆位产品问世。很有发展前途。

特点:RAM在工作时可随时对任意指定单元进行读或写操作。使用方便、灵活。但切断电源后,所存信息就会丢失。 分为静态随机存储器SRAM和动态随机存储器DRAM两种。也可称为读写存储器。 一、静态随机存储器SRAM (一)RAM的结构 2114 1.存储矩阵 2.地址译码:双译码。 3.读写控制电路: 注意:使用超级链接--【2114】和【六管单元】 片选信号CS: 控制I/O端是否处在高阻状态。 读写控制信号R/ W: 控制电路处于读出还是写入状态。 六管单元

SRAM结构 1024字×4位(2114)

(二)静态RAM的存储单元 1.六管NMOS静态存储单元 2.六管CMOS静态存储单元 3.双极型静态存储单元 六管NMOS

*二、动态随机存储器DRAM 利用MOS管栅极电容可以暂存电荷的原理制成。因此,存储单元简单,存储容量大。但栅极电容很小,由于漏电的影响,电容电荷保存时间很短。必须定时给电容充电--刷新、再生。这就需要外围电路配合。 这里只介绍四管动态存储单元。 读出: 先加预充脉冲,使B和B线充至VDD,再使X信号有效,就可在B和B线上得到要求的电平。 这也是刷新过程。 如果使Y信号也有效,就能读出了。 写入: 跟静态存储器类似。

第四节 存储器容量的扩展 一、位扩展方式 例:用1024字×1位RAM构成1024字×8位RAM. N= 目标存储器容量 已有存储器容量 需要片数N=8 方法:所有输入信号都并联(地址信号、片选信号和读写信号)。输出并列。

二、字扩展方式 例:用256字×8位RAM组成1024字×8位存储器。 需要片数N=4 特点:必须使用译码器。 各片地址分配情况: N= 目标存储器容量 已有存储器容量 特点:必须使用译码器。 字扩展图 各片地址分配情况: 000H 0FFH 100H 1FFH 2FFH 3FFH 200H 300H 当要求字和位都扩展时,重复使用字扩展的电路,但译码器只用一个。

第五节 用存储器实现组合逻辑函数 ROM的每个输出都是由地址输入的最小项之和的形式给出的,因此可以用来实现组合逻辑函数。 例:用ROM实现由8421-BCD码到七段显示器的译码器。 输入变量

不可编程 打点处有二极管 ROM的简化表示方法。

注意读出和写入方法。 门控管 门控管 SRAM单元 SRAM结构 六管静态存储单元

方法:片内地址信号并联;多余地址端通过译码器接至各片的片选端;I/O同名端并联。 字扩展