第二章 逻辑门电路 2.1 基本逻辑门电路 一、二极管与门和或门电路 1．与门电路

2．或门电路

二、三极管非门电路

二极管与门和或门电路的缺点： （1）在多个门串接使用时，会出现低电平偏离标准数值的情况。 （2）负载能力差

解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来。

三、DTL与非门电路 工作原理： （1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。 所以该电路满足与非逻辑关系，即：

2.2 TTL逻辑门电路 一、TTL与非门的基本结构及工作原理 1．TTL与非门的基本结构

2．TTL与非门的逻辑关系 （1）输入全为高电平3.6V时。 T2、T3导通，VB1=0.7×3=2.1（V ）， 由于T3饱和导通，输出电压为：VO=VCES3≈0.3V 这时T2也饱和导通， 故有VC2=VE2+ VCE2=1V。 使T4和二极管D都截止。 实现了与非门的逻辑功能之一： 输入全为高电平时， 输出为低电平。

（2）输入有低电平0.3V 时。 该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4≈VCC=5V ，使T4和D导通，则有： VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V） 实现了与非门的逻辑功能的另一方面： 输入有低电平时，输出为高电平。 综合上述两种情况， 该电路满足与非的 逻辑功能，即：

二、TTL与非门的开关速度 1．TTL与非门提高工作速度的原理 （1）采用多发射极三极管加快了存储电荷的消散过程。

（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。

2．TTL与非门传输延迟时间tpd 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即 一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。

三、TTL与非门的电压传输特性及抗干扰能力 1．电压传输特性曲线：Vo=f（Vi）

2．几个重要参数 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。 （3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。 （4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。 （5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：Vth≈VOFF≈VON 即Vi＜Vth，与非门关门，输出高电平； Vi＞Vth，与非门开门，输出低电平。 Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。

3．抗干扰能力 TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V

1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。 四、TTL与非门的带负载能力 1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。 可以算出： 产品规定IIL＜1.6mA。

（2）输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。 ①寄生三极管效应：如图（a）所示。这时IIH=βPIB1，βP为寄生三极管的电流放大系数。 ②倒置的放大状态：如图（b）所示。这时IIH=βiIB1，βi为倒置放大的电流放大系数。 由于βp和βi的值都远小于1， 所以IIH的数值比较小，产品规定：IIH＜40uA。

2．带负载能力 （1）灌电流负载 当驱动门输出低电平时，电流从负载门灌入驱动门。 当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出: NOL称为输出低电平时的扇出系数。

一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。 （2）拉电流负载。 当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。 拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。 产品规定IOH=0.4mA。由此可得出： NOH称为输出高电平时的扇出系数。 一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。

五、TTL与非门举例——7400 7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。

六、 TTL门电路的其他类型 1．非门

2．或非门

3．与或非门

4．集电极开路门（ OC门） 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。

OC门主要有以下几方面的应用： （1）实现线与。 电路如右图所示，逻辑关系为: （2）实现电平转换。 如图示，可使输出高电平变为10V。 （3）用做驱动器。 如图是用来驱动发光二极管的电路。

OC门进行线与时，外接上拉电阻RP的选择： （1）当输出高电平时， RP不能太大。RP为最大值时要保证输出电压为VOH（min），由 得：

（2）当输出低电平时， RP不能太小。RP为最小值时要保证输出电压为VOL（max）， 由 得： 所以： RP（min）＜RP＜RP（max）

5．三态输出门 （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。

（2）三态门的应用 （b）组成双向总线， 实现信号的分时双向传送。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线， 实现信号的分时单向传送. （b）组成双向总线， 实现信号的分时双向传送。

七、TTL集成逻辑门电路系列简介 1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。 5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列， 它是74S系列的后继产品。 7．74ALS系列——为先进低 功耗肖特基系列， 是74LS系列的后继产品。

2.3 MOS逻辑门电路 一、 NMOS门电路 1．NMOS非门 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： 所以输出为低电平。

2．NMOS门电路 （1）与非门 （2）或非门 （2）当输入Vi为低电平0V时， T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。 所以电路实现了非逻辑。 2．NMOS门电路 （1）与非门 （2）或非门

二、CMOS非门 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。

2．电压传输特性：（设: VDD=10V， VTN=|VTP|=2V） （1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2

3．工作速度 由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。

三、其他的CMOS门电路 1．CMOS与非门和或非门电路 （1）与非门 （2）或非门

（3）带缓冲级的门电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 L=

2．CMOS异或门电路 由两级组成，前级为或非门，输出为 后级为与或非门，经过逻辑变换，可得：

3 ．CMOS三态门 工作原理： 当EN=0时，TP2和TN2同时导通，为正常的非门，输出 所以，这是一个低电平有效的三态门。

4 ．CMOS传输门 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD， 接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接低电平0V， 接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。

四、 CMOS逻辑门电路的系列及主要参数 1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。

两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 2.4 集成逻辑门电路的应用 一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总）

二、TTL和CMOS电路带负载时的接口问题 1．对于电流较小、电平能够匹配的负载可以直接驱动。 （a）用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。 （b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。

2．带大电流负载 （a）可将同一芯片上的多个门并联作为驱动器，如图（a）所示。 （b）也可在门电路输出端接三极管，以提高负载能力，如图（b）所示。

三、多余输入端的处理 （1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻（1～3kW）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。 （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。

2.5 混合逻辑中逻辑符号的变换 1．逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。 2．任一条线一端上的小圆圈移到另一端，其逻辑关系不变。 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。

本章小结 1．最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。 2．目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。 3．TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。 4．MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。 5．为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。