谨以此机会共勉: 爱心、细心、耐心、责任心去建设一流的代工生产线。

1 个别工艺介绍 2产品制造工艺流程概要 1.1 Photo Lithograph(PR) 光刻 1.2 Etching 腐蚀技术 1.3 Ion Implant 离子注入 1.4 CVD(Chemical Vapor Deposition) 化学气相沉积 1.5 Diffusion 扩散 1.6 Sputter 金属溅射 2产品制造工艺流程概要 2.1 硅基板的选择 2.2 Well的形成 2.3 器件隔离 2.4 源漏栅的形成 2.5 存储单元的形成 2.6 布线技术 2.7 Cover 层的形成

1.1 Photo Lithograph(PR) 光刻 在使用掩膜进行光或X线曝光时，将掩膜图形，或在使用不需要掩膜的电子束曝光时，将数据式图形复制在半导体硅片表面的光刻胶上，形成光刻胶像。在LSI制造过程中，一般需用20-30道光刻工序。现在的主流技术都采用紫外线(UV)为光源。 光源有 :水银灯 g线(波长:436nm) I线(波长:365nm) 激光 KrF (波长:248nm) 波长越短有助于形成更精细的图形。 工艺流程包括以下几个方面: 1.光刻胶的涂覆 2.预烘 3.曝光 4.显影 5.后烘 6.腐蚀(离子注入) 7.光刻胶的去除

腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。通常，是用光刻工艺形成的光刻胶作掩膜对下层材料进行腐蚀。 1.2 Etching 腐蚀技术 腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。通常，是用光刻工艺形成的光刻胶作掩膜对下层材料进行腐蚀。 腐蚀技术可分为两大类:湿法腐蚀-进行腐蚀的化学物质是溶液;干法腐蚀（一般称为刻蚀)-进行刻蚀的物质是气体。 1.2.1湿法腐蚀: 采用溶液进行的湿法腐蚀是一种各向同性腐蚀。如左图，一般适用于非精细图形的加工。典型的腐蚀液有: SiO2 (缓冲HF液，含NH4F); SiN (H3PO4 180c) ; Al H3PO4+CH3COOH+HNO3) 1.2.2干法腐蚀:干法腐蚀分为各向同性刻蚀和各向异性刻蚀两种。光刻胶去胶装置，氧的等离子体和光刻胶反应形成H2O和CO2气体，属于各向同性刻蚀。而精细图形的形成是靠纵方向的刻蚀，横方向不进行刻蚀的各向异性刻蚀法来实现的。如下图的反应型离子刻蚀(RIE:reactive ion etching)，利用离子诱导化学反应进行各向异性刻蚀。 SiO2腐蚀断面 RIE刻蚀适用反应气体及生成物 RIE刻蚀装置

1.3 Ion Implant 离子注入 离子注入法通常是将掺入半导体中的杂质在离子源中离子化，然后将通过了质量分析磁极后选定了的离子进行加速，注入基片中去。杂质的注入量可通过测量流过基片的电流大小来正确地控制。离子由基片的表面到停止，形成近似的高斯分布。注入时通常采用光刻胶和SiO2作掩膜，掩膜的厚度以不使杂质穿透为原则，随杂质的种类、加速电压的大小及注入量的不同而异。离子束的注入角度通常偏离基片法线方向7度左右，以防止发生沟道效应。(离子直接进入基片的深层)。离子注入后，要在800c-1000c的高温下进行热处理，以使离子注入时产生的结晶晶格损伤得以恢复。

1.4 CVD(Chemical Vapor Deposition) 化学气相沉积 化学气相沉积:利用化学反应法来形成薄膜的成膜技术。主要有硅外延生长法，热CVD法和等离子CVD法。 1.4.1 硅外延生长法(epitaxial growth)能生长出和单晶衬底的原子排列(A，B，C)同样的单晶薄膜。 1.4.2热CVD法:可分为常压CVD法和低压CVD法(LPCVD)。栅电极的多晶硅通常利用热CVD法，将SiH4或Si2H6气体热分解(约650c)淀积而成。作为层间绝缘膜TEOS形成的SiO2膜具有台阶侧面部被覆性能好的优点。而SiH4和PH3、BH3形成的BPSG在高温下有较好的流动性､广泛地被用来制作表面平坦性好的层间绝缘膜。 1.4.3等离子CVD 等离子CVD可在200c以下淀积形成层间绝缘膜､避免了铝布线后高温制膜对于金属线的损伤。在集成电路制造的最后一道工序的芯片保护膜的淀积方面得到了广泛地运用。 外延生长的原子排列

1.5 Diffusion 扩散 向半导体中掺杂的方法有扩散法和离子注入法。扩散法是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。此方法适用于同时进行多枚硅片的掺杂(批量生产)，同时容易获得高浓度掺杂硅片。杂质扩散有两道工序:预扩散和主扩散。 在集成电路制造工艺中，采用硼(B)作为p型杂质，而用磷(P)作为n型杂质。他们都具有比较高的固溶度，除此之外，还使用砷(As)和锑(Ｓb)等扩散系数较小的杂质，这对于不希望产生杂质再分布的场合是有效的。另外，根据炉芯管所通气体的不同，将有N2参与的热扩散作为一种离子注入后损伤恢复的退火过程。将有氢气参与的热氧化称作水蒸汽氧化，反之称作干法氧化。 1.6 Sputter 金属溅射 所谓溅射是用高速粒子（如氩离子等）撞击固体表面，将固体表面的原子撞击出来。利用这一现象来形成薄膜的技术。即使等离子体中的离子加速，撞击原料靶材，将撞击出的靶材原子淀积到对面的基片表面形成薄膜。溅射法与真空蒸发法相比有以下的特点:台阶部分的被覆性好，可形成大面积的均质薄膜，可获得和化合物靶材同一成分的薄膜，可获得良好的密接性能。因而，电极和布线用的铝合金(Al-Si，Al-Si-Cu)等都是利用溅射法形成的。最常用的溅射法是在平行平板电极间接上高频(13.56MHz)电源，是氩气(压力为1Pa)离子化，在靶材(例如，Al)一侧的电极上加上自偏压，使离子加速与之撞击。由靶材溅射出来的原子淀积在另一侧电极上的基片上，如图: 为提高成膜的速度，通常利用磁场来增加离子的密度，这种装置称为 磁控溅射装置

2产品制造工艺流程概要 2.1 硅基板的选择 我们为什么采用硅单晶作为集成电路的材料理由: 1)集成电路的基础工艺技术是平面技术，首先将硅表面氧化，然后根据各元器件图形用腐蚀法在二氧化硅上开设窗口，通过该窗口掺入杂质。多次实施这种平面工艺，在硅片表面形成各种平面的元器件。这种技术之所以能实施的关键在于:能比较容易地获得适应这些工艺的优质二氧化硅膜。 2)晶体管(特别是MOS晶体管)的特性很大程度上受硅和二氧化硅界面的缺陷、二氧化硅膜中移动电荷的影响。Si(100)/SiO2界面只有十万分之一的缺陷，用人工的方法是很难获得比此更为优质的界面的。 3)单晶硅和二氧化硅是由地球上存在数量占第1､2位的氧和硅所构成的。是一种储量大、安全、稳定和使用方便的工业材料。 2.2 Well的形成 作为ＣＭＯＳ晶体管形成的基台、我们分别在浓度为10E16-10E18、深度为1-5um的基板表面形成Ｐ和N型扩散区域(阱well) 。P型一般采用B、N型采用P。表面经浅层注入后采用高温热处理的方法将掺杂离子引入基板深层。如图所示。

2.3 器件隔离 器件隔离由两种方法。即使用pn结来进行隔离的pn结隔离法和利用绝缘物进行隔离的绝缘体隔离法。绝缘体隔离法通常用二氧化硅作为绝缘体、因而也称该二氧化硅为隔离墙。二氧化硅隔离使用于器件区域的侧面、器件区域底部的隔离则用pn结隔离来实现。用二氧化硅作为绝缘体的一种比较成熟的方法是硅的部分氧化工艺LOCOS(local oxidation of Si)如下图。在非绝缘领域覆以氮化硅，需绝缘领域利用光刻及干刻去除覆盖层，利用氧化速度快的湿法氧化形成厚度为0.5-1um的二氧化硅隔离墙。这一工艺可以将比较后的二氧化硅膜以半埋入式嵌入基板表面有利于减少表面的台阶高度。其缺点是氧化反应会潜入氮化膜边缘部分的下面。形成类似鸟的嘴部的形状，常称之为鸟嘴(bird’s beak)。难以使器件隔离区的宽度小于某一定值。另外，我们常用干法氧化的方法来制成优质的二氧化硅膜以避免晶体管阈值电压的变化和沟道中载流子迁移率的下降。

2.4 源漏栅的形成 2.4.1在讲源漏栅的形成之前有必要说一下阈值电压的如何控制。我们通过向基板注入杂质的方法来控制阈值电压Vt，我们以提高B的注入量来提高n腔Vt，反之以注入P或As来降低Vt。而对于P腔晶体管Vt的控制则以增加P或As的注入量来提高Vt，增加B的注入量来降低Vt。 2.4.2在栅极氧化膜形成后，我们在基板上用ＣＶＤ的方法淀积无掺杂多晶硅，为了降低阻抗我们通常再加以Ｐ的热扩散。在接下来的栅电极光刻和干刻工艺之后形成栅极，最后n腔领域注入As，p腔领域注入BF2+，随后的热扩散在0.3um厚度区域内形成源(source)和漏(Drain)，其浓度约为10E20/cm3。

2.4 源漏栅的形成 2.4.3 在此我想补充说明一下N腔晶体管的LDD(lightly doped drain)构造。为了缓和源漏极附近的高电位差延长晶体管的使用寿命，在源漏极附近形成浓度为10E17-10E18的n-扩散区域，如图所示:栅极形成之后为了形成n-区我们进行LDD P注入，而后在栅极两侧以二氧化硅形成侧墙，之后再进行SD(源漏)的As注入。在此n-，n+分别代表浓度的高低。

2.5 存储单元的形成 我们在这一节中以stack型电容单元为例。在晶体管形成之后，我们通过接触孔(Hole)将数线(digital)和扩散层连接，通过真空蒸溅射法表面淀积Wsi，光刻和干刻之后形成数线。其间我们在接触孔(Hole)中填入掺有P的多晶硅。随后，是绝缘膜的形成(BPSG)。连接stack电极和扩散层的容孔和stack多晶硅极图形也将在光刻和干刻后形成。为了提高电容的容量我们考虑以加大电极表面积的手段，因此，在NEC公司采用了半球状HSG(hemispherical grain)多晶硅来作为电极材料，使有效增大了1.5到2倍。 stack多晶硅极形成后在其表面生长一层氮化膜并加以氧化，如此氮化膜和氧化膜共存的2层结构我们称之为容量薄膜。最后，表面覆以容量多晶硅并刻出图形作为电容的另一电极。 Cylinder type 64MJ/128MA Stack type 64MB

2.6 布线技术 为了保证铝Al及钨Ｗ配线和下部图形的绝缘，我们以BPSG(硼磷掺杂硅玻璃)、PSG(磷掺杂硅玻璃)、NSG(无掺杂二氧化硅)等膜的CVD淀积的方法来实现。由于下部基板以完成存储器单元的构造、其表面的平坦程度将直接影响金属布线工艺的实现。因此、表面平坦化技术被提出，现在通常采用BPSG厚膜淀积后热处理回流后化学机械研磨的方法(CMP:chemical mechanical polishing)来实现。 层间绝缘膜形成之后，通过光刻和干刻形成接触孔。为了降低接触孔的接触电阻以及光刻工艺时的偏移，在开孔之后辅之以导电离子注入。至于铝线间的绝缘我们必须以较低温度环境下形成的有机硅(无机硅)涂层或等离子体二氧化硅作为层间绝缘膜。两层金属间的孔我们称为通孔(Via或Through Hole)

polyimide SiON VIA 1stHole 2.7 Cover 层的形成 为了防止水分及封装对于铝线的损伤，我们在金属层上加以特殊的保护膜。诸如SiON，PSG和SiN双层膜。由于封装所采用的塑料和保护膜具有不同的膨胀率，为了防止由此所带来的龟裂，我们再在保护膜之上覆以树脂予以隔离保护。 最后为了便于以后的的封装和测试，产品需进行背面减薄。一般可以在(180um-480um)范围内实施减薄。 polyimide SiON VIA 1stHole

不良解析实例有关ＳＥＭ像

习题: 1.请简述光刻工艺的过程，HHNEC现有光刻光源有哪些?其波长为多少?(15points) 2.湿法刻蚀与干法刻蚀区别是什么? (10points) 3.请简述金属溅射原理。 (10points) 4.P型和N型杂质指哪些元素? (10points)

习题: 5.集成电路的制造为何采用硅作为半导体材料? (20points) 6.请画出LDD注入的过程简图。 (20points) 7.下图为HHNEC64MJ制品请标出有关结构名。 (15points)